KR950009717A - 입력신호 변화 감지기 - Google Patents
입력신호 변화 감지기 Download PDFInfo
- Publication number
- KR950009717A KR950009717A KR1019930018818A KR930018818A KR950009717A KR 950009717 A KR950009717 A KR 950009717A KR 1019930018818 A KR1019930018818 A KR 1019930018818A KR 930018818 A KR930018818 A KR 930018818A KR 950009717 A KR950009717 A KR 950009717A
- Authority
- KR
- South Korea
- Prior art keywords
- input signal
- change detector
- output
- signal change
- delay circuit
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
본 발명은 입력신호 변화 감지기를 입력신호가 로우 상태로 전이하는 경우와 하이 상태로 전이하는 경우에 동일한 지연회로를 사용하도록 회로를 구현함으로써, 소자 내부에서 차지하는 면적을 감소시킨 반도체 기억소자의 입력신호 변화감지기에 관한 기술이다.
Description
제2도는 본 발명의 입력신호 변화 감지기의 제1실시예를 도시한 회로도,
제3도는 본 발명의 입력신호 변화 감지기의 제2실시예를 도시한 회로도,
제4도는 제2도의 회로를 병렬 연결한 회로도,
제5도는 제3도의 회로를 병렬 연결한 회로도.
Claims (6)
- 반도체 기억소자의 입력신호 변화 감지기(ATD : Address Transition Detector)에 있어서, 출력단과 전원 전압 사이에 접속되어 있는 부하 저항 성분과, 입력신호를 일정시간 동안 지연시키는 지연회로와, 각각의 드레인이 공통 접속되고 게이트가 각각 입력신호와 상기 지연회로의 출력에 의해 각각 제어되며 각각의 소오스가 상기 출력단에 공통 접속된 제1및 제2PMOS 트랜지스터와, 각각의 드레인이 상기 제1및 제2PMOS 트랜지스터의 공통 드레인에 공통 접속되고 각각의 게이트가 입력신호와 상기 지연회로의 출력에 의해 제어되며 각각의 소오스가 접지전압에 접속된 제1및 제2NMOS트랜지스터로 구성되며, 초기에 고전위(high)를 유지하다가 입력신호의 상태가 변화하면 저전위(low)로 전이하였다가 상기 지연회로에 의한 일정시간이 경과한 후에 다시 고전위로 전이하여 출력단으로 일정폭의 저전위를 갖는 펄스 신호를 출력하도록 구현된 것을 특징으로 하는 입력신호 변화 감지기.
- 제1항에 있어서, 상기 부하 저항 성분으로 게이트가 접지전압에 접속되어 있는 PMOS 트랜지스터를 사용하는 것을 특징으로 하는 입력신호 변화 감지기.
- 제1항에 있어서, 상기 입력신호 변화 감지기가 출력단을 공유하며 하나 이상이 병렬 접속되어 잇는 것을 특징으로 하는 입력신호 변화 감지기.
- 반도체 기억소자의 입력신호 변화 감지기에 있어서, 출력단과 접지전압 사이에 접속되어 있는 부하 저항성분과, 입력신호를 일정시간 동안 지연시키는 지연회로와, 각각의 드레인이 공통 접속되고 각각의 게이트가 입력신호와 상기 지연회로의 출력에 의해 제어되며 각각의 소오스가 전원전압에 접속되어 있는 제1및 제2PMOS트랜지스터와, 각각의 드레인이 상기 제1및 제2PMOS트랜지스터의 공통 드레인에 공통 접속되고 각각의 게이트가 입력신호와 상기 지연회로를 출력에 의해 제어되며 각각의 소오스가 출력단에 접속된 제1및 제2NMOS트랜지스터로 구성되어, 출력단은 초기에 저전위를 유지하다가 입력신호의 상태가 변화하면 고전위로 전이하였다가 상기 지연회로에 의한 일정시간이 경과한 후에 다시 저전위로 전이하여 출력단으로 일정폭의 고전위를 갖는 펄스 신호를 출력하도록 구현된 것을 특징으로 하는 입력신호 변화 감지기.
- 제4항에 있어서, 상기 부하 저항 성분으로 게이트가 전원전압에 접속되어 있는 NMOS 트랜지스터를 사용하는 것을 특징으로 하는 입력신호 변화 감지기.
- 제4항에 있어서, 상기 입력신호 변화 감지기가 출력단을 공유하며 하나 이상이 병렬 접속되어 있는 것을 특징으로 하는 입력신호 변화 감지기.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930018818A KR960013398B1 (ko) | 1993-09-17 | 1993-09-17 | 입력신호 변화 감지기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930018818A KR960013398B1 (ko) | 1993-09-17 | 1993-09-17 | 입력신호 변화 감지기 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950009717A true KR950009717A (ko) | 1995-04-24 |
| KR960013398B1 KR960013398B1 (ko) | 1996-10-04 |
Family
ID=19363822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930018818A KR960013398B1 (ko) | 1993-09-17 | 1993-09-17 | 입력신호 변화 감지기 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960013398B1 (ko) |
-
1993
- 1993-09-17 KR KR1019930018818A patent/KR960013398B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960013398B1 (ko) | 1996-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100228529B1 (ko) | 반도체 메모리 장치용 스케일러블 레벨 시프터 | |
| KR930008859A (ko) | 직류 전류를 제거한 데이타 출력 버퍼 | |
| KR970071829A (ko) | 반도체집적회로 | |
| KR940004955A (ko) | 반도체 소자의 입력 전이 검출회로 | |
| KR940017201A (ko) | 데이타 출력 버퍼 | |
| KR910002127A (ko) | 전원절환회로 | |
| KR920020497A (ko) | 센스 앰프 회로를 갖는 반도체 ic장치 | |
| KR930003146A (ko) | 어드레스 천이 검출회로 (atd)를 내장한 반도체 메모리장치 | |
| KR960038997A (ko) | 반도체 메모리장치의 전류센스앰프회로 | |
| KR880011805A (ko) | 반도체 집적회로 | |
| KR960702698A (ko) | 전자 회로(CMOS input with Vcc compensated dynamic threshold) | |
| KR940026953A (ko) | 반도체 메모리 장치 | |
| KR930006875A (ko) | 집적회로 | |
| KR970007378A (ko) | 반도체 메모리 장치의 전원 전압 검출 회로 | |
| KR960036330A (ko) | 논리 게이트 회로 및 디지털 집적회로 | |
| KR960006376B1 (ko) | 어드레스 천이 검출회로 | |
| KR950009717A (ko) | 입력신호 변화 감지기 | |
| US4742253A (en) | Integrated insulated-gate field-effect transistor circuit for evaluating the voltage of a node to be sampled against a fixed reference voltage | |
| JP3927312B2 (ja) | 入力増幅器 | |
| KR950029773A (ko) | 전압 레벨 검출 회로 및 반도체 기억 장치 | |
| KR950022128A (ko) | 트랜지스터 회로 | |
| KR950012703A (ko) | 반도체 메모리 장치의 데이타 입력 버퍼 | |
| KR970004057B1 (ko) | 입력버퍼 | |
| KR970024538A (ko) | 아날로그 지연회로 | |
| KR0154747B1 (ko) | 저전력 레벨 컨버터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |