KR950006871A - 플래시 eeprom에서 조밀화 및 자기 제어 소거를 달성하기 위한 바이어싱 회로 및 방법 - Google Patents

플래시 eeprom에서 조밀화 및 자기 제어 소거를 달성하기 위한 바이어싱 회로 및 방법 Download PDF

Info

Publication number
KR950006871A
KR950006871A KR1019940019804A KR19940019804A KR950006871A KR 950006871 A KR950006871 A KR 950006871A KR 1019940019804 A KR1019940019804 A KR 1019940019804A KR 19940019804 A KR19940019804 A KR 19940019804A KR 950006871 A KR950006871 A KR 950006871A
Authority
KR
South Korea
Prior art keywords
gate
voltage
drain
potential
source
Prior art date
Application number
KR1019940019804A
Other languages
English (en)
Other versions
KR100307687B1 (ko
Inventor
카야 세틴
비. 훌란드 웨이랜드
메젠너 라바흐
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR950006871A publication Critical patent/KR950006871A/ko
Application granted granted Critical
Publication of KR100307687B1 publication Critical patent/KR100307687B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

일군의 플로팅 게이트형 메모리 셀들(10)을 플래시 소거시키는데 사용될 때, 본 발명의 소거 방법은 상대적으로 좁은 분포의 임계 전압들을 결과로서 발생시킨다. 각각의 셀은 제어 게이트(14), 소스(11) 및 드레인(12)를 포함한다. 본 방법은 제어 게이트(14)를 제어－게이트 전압(Vg)에 접속시키고, 소스(11)을 제어 게이트 전압(Vg)보다 높은 전위를 갖는 소스 전압(Vs)에 접속시키며, 드레인(12)을 적어도 1개의 실시예에서, 제어 게이트 전압(Vg)와 소스 전압(Vs)사이의 전위(Vd)를 가지는 드레인 분기 회로(DS)에 접속하는 것을 포함하고, 드레인 분기 회로(DS)는 소거 동작동안 소스(11)과 드레인(12)사이에 전류가 흐를 수 있도록 충분히 낮은 임피던스를 갖는다. 드레인 분기 회로(DS)는 최상의 임계 전압 분포를 가능하게 하고, 드레인 전위(Vd)의 일부는 소거 프로세서를 최상의 조건에서 유지하기 위해 피드백 될 수 있다.

Description

플래시 EEPROM에서 조밀화 및 자기 제어 소거를 달성하기 위한 바이어싱 회로 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 부분 블럭 형태로 불휘발성 메모리 셀 어레이를 대략적으로 도시한 전기적인 다이어그램.
제2도는 조밀화 및 자기 제어 소거를 달성하기 위한 바이어싱 구성을 도시한 도면.

Claims (20)

  1. 각각이 제어 게이트, 소스 및 드레인을 포함하는 다수의 플로팅－게이트－형 메모리 셀들을 소거하기 위한 방법에 있어서, 기준 전위에 대한 게이트 전위를 갖는 제어－게이트 전압에 상기 제어 게이트들을 접속하는 단계; 기준 전위에 대한 상기 게이트 전위보다 높은 소스 전위를 갖는 소스 전압에 상기 소스들을 접속하는 단계; 및 상기 소거동안 증가하는 드레인 전위를 가지며 상기 소거 시간동안 동시에 상기 소스들과 드레인들 사이에 주입 전류가 흐를 수 있도록 충분히 낮은 임피던스를 가지는 드레인 분기 회로(subcircuit)에 상기 드레인들을 접속하는 단계를 포함하는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  2. 제1항에 있어서, 상기 제어 게이트 전압이 상기 기준 전위와 동일한 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  3. 제1항에 있어서, 상기 셀의 수가 10,000이고, 상기 소스 전압이 약33킬로 오옴의 값을 가지는 임피던스를 통하여 상기 소스에 접속된 상기 기준 전위에 대해 ＋9V 내지 ＋12V의 범위내에서 전원으로부터 얻어지는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  4. 제1항에 있어서, 상기 드레인 분기 회로의 상기 전위가 상기 소거 시간중 어느 순간에 상기 기준 전위와 동일하거나 ＋1V만큼 더 큰 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  5. 제1항에 있어서, 상기 드레인 분기 회로가 상기 드레인과 상기 소거 시간중 일부동안 상기 드레인 전위보다 낮은 단자 전위를 갖는 단자 사이에 적어도 1개의 순방향 바이어스된 다이오드의 접속을 포함하는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  6. 제1항에 있어서, 상기 드레인 전위가 상기 기준 전위에 대해 증가함에 따라, 상기 게이트 전위가 상기 기준 전위에 대해 증가되는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  7. 제1항에 있어서, 피드백 증폭기를 더 포함하고, 상기 드레인 전위가 상기 기준 전위에 대해 증가함에 따라 상기 게이트 전위가 상기 피드백 증폭기에 의해 상기 기준 전위에 대해 증가되는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  8. 제1항에 있어서, 상기 게이트 전위가 상기 수의 셀이 선정된 범위의 전압 임계 값들을 가질 때 소거를 정지시키기 위해 증가되는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  9. 제1항에 있어서, 상기 제어－게이트 및 소스 전압들이 0.1 내지 150초 범위의 시간 주기동안 인가되는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  10. 제1항에 있어서, 상기 드레인 분기 회로가 양 전압들의 임계 전압 분포에 도달하는 것을 특징으로 하는 폴로팅 －게이트－형 메모리 셀을 소거하기 위한 방법.
  11. 제1항에 있어서, 상기 드레인들을 통하는 전류가 증가함에 따라 상기 기준 전위에 대해 상기 소스 전위가 감소되므로써 상기 소거 동작이 느려지는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 방법.
  12. 각각이 제어 게이트, 소스 및 드레인을 포함하는 다수의 플로팅－게이트－형 메모리 셀들을 소거하기 위한 회로에 있어서, 기준 전압 단자; 상기 소스들에 접속된 소스 전압; 상기 제어 게이트들에 접속되고, 상기 소스 전압보다는 작지만 상기 기준 전압과는 동일하거나 큰 제어－게이트 전압; 및 상기 드레인들 및 상기 기준 전압 단자들에 접속되고, 상기 드레인 전위가 상기 기준 전위에 대해 양의 값으로 증가할 때 상기 소스와 드레인 사이에 전도를 허용하기 위해 접속된 적어도 1개의 순방향 바이어스된 다이오드를 포함하는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 회로.
  13. 제12항에 있어서, 상기 제어 게이트 전압이 상기기준 전압 단자에서의 전압과 동일한 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 회로.
  14. 제12항에 있어서, 상기 셀의 수가 10,000이고, 상기 소스 전압이 약33킬로 오옴의 값을 가지는 임피던스와 직렬로 연결된 상기 기준 전압 단자에서의 전압에 대해 ＋9V 내지 ＋12V의 범위내에서 전원에 의해 제공되는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 회로.
  15. 제12항에 있어서, 상기 드레인 분기 회로가 상기 소거 시간중 어느 순간에 상기 기준 전압 단자에서의 전압과 동일하거나 ＋1V만큼 더 큰값에 도달하는 드레인 전압을 가지는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 회로.
  16. 제12항에 있어서, 상기 드레인과 상기 소거 시간중 어느 순간에 상기 드레인에서의 전압보다 낮은 전압을 가지는 단자 사이에 접속된 1개의 순방향 바이어스된 다이오드를 포함하는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 회로.
  17. 제12항에 있어서, 상기 게이트 전위가 피드백 단자에서의 전압이고, 상기 드레인 분기 회로는 상기 드레인들과 상기 피드백 단자 사이에 접속된 적어도 1개의 순방향 바이어스된 다이오드를 포함하며, 상기 드레인 분기 회로가 상기 피드백 단자와 상기 기준 전위 사이에 접속된 임피던스를 포함하는 것을 특징으로 하는 플로팅－게이트－형 메모리 섹을 소거하기 위한 회로.
  18. 제17항에 있어서, 피드백 단자와 피드백 증폭기를 포함하고, 사기 드레인 분기 회로는 상기 드레인들과 상기 피드백 단자 사이에 접속된 적어도 1개의 순방향 바이어스된 다이오드를 구비하며, 상기 드레인 분기 회로는 상기 피드백 단자와 상기 기준 전위간에 접속된 임피던스를 포함하는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 회로.
  19. 제12항에 있어서, 상기 소스 및 상기 제어－게이트 전압들이 0.1 내지 150초 범위의 시간 주기동안 인가되는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 회로.
  20. 제12항에 있어서, 상기 다이오드들의 수가 양의 임계 전압 값들의 분포를 얻도록 선택되는 것을 특징으로 하는 플로팅－게이트－형 메모리 셀을 소거하기 위한 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940019804A 1993-08-12 1994-08-11 플래시eeprom에서조밀화및자기제어소거를달성하기위한바이어싱회로및방법 KR100307687B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/106,095 US5428578A (en) 1993-08-12 1993-08-12 Biasing circuit and method to achieve compaction and self-limiting erase in flash EEPROMs
US08/106.095 1993-08-12
US8/106.095 1993-08-12

Publications (2)

Publication Number Publication Date
KR950006871A true KR950006871A (ko) 1995-03-21
KR100307687B1 KR100307687B1 (ko) 2001-12-01

Family

ID=22309469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940019804A KR100307687B1 (ko) 1993-08-12 1994-08-11 플래시eeprom에서조밀화및자기제어소거를달성하기위한바이어싱회로및방법

Country Status (5)

Country Link
US (2) US5428578A (ko)
EP (1) EP0661718B1 (ko)
JP (1) JPH07211091A (ko)
KR (1) KR100307687B1 (ko)
DE (1) DE69429239T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5428578A (en) * 1993-08-12 1995-06-27 Texas Instruments Incorporated Biasing circuit and method to achieve compaction and self-limiting erase in flash EEPROMs
US5563823A (en) * 1993-08-31 1996-10-08 Macronix International Co., Ltd. Fast FLASH EPROM programming and pre-programming circuit design
WO1995024057A2 (en) * 1994-03-03 1995-09-08 Rohm Corporation Low voltage one transistor flash eeprom cell using fowler-nordheim programming and erase
US5625600A (en) * 1995-05-05 1997-04-29 United Microelectronics Corporation Flash memory array with self-limiting erase
JP2982670B2 (ja) * 1995-12-12 1999-11-29 日本電気株式会社 不揮発性半導体記憶装置および記憶方法
KR100217917B1 (ko) * 1995-12-20 1999-09-01 김영환 플래쉬 메모리셀의 문턱전압 조정회로
US6122281A (en) * 1996-07-22 2000-09-19 Cabletron Systems, Inc. Method and apparatus for transmitting LAN data over a synchronous wide area network
JPH10134579A (ja) * 1996-10-31 1998-05-22 Sanyo Electric Co Ltd 不揮発性半導体メモリ
US5726933A (en) * 1997-05-15 1998-03-10 Taiwan Semiconductor Manufacturing Company, Ltd. Clipped sine shaped waveform to reduce the cycling-induced electron trapping in the tunneling oxide of flash EEPROM
US5978278A (en) * 1997-11-24 1999-11-02 Aplus Integrated Circuits, Inc. Flash memory having low threshold voltage distribution
US6282145B1 (en) * 1999-01-14 2001-08-28 Silicon Storage Technology, Inc. Array architecture and operating methods for digital multilevel nonvolatile memory integrated circuit system
US6160740A (en) * 1999-12-17 2000-12-12 Advanced Micro Devices, Inc. Method to provide a reduced constant E-field during erase of EEPROMs for reliability improvement
US6643185B1 (en) * 2002-08-07 2003-11-04 Advanced Micro Devices, Inc. Method for repairing over-erasure of fast bits on floating gate memory devices
KR100506941B1 (ko) * 2003-08-19 2005-08-05 삼성전자주식회사 더미 셀들을 갖는 플래쉬 메모리소자 및 그것의 소거방법들
US7599228B1 (en) * 2004-11-01 2009-10-06 Spansion L.L.C. Flash memory device having increased over-erase correction efficiency and robustness against device variations
DE102005039365B4 (de) * 2005-08-19 2022-02-10 Infineon Technologies Ag Gate-gesteuertes Fin-Widerstandselement, welches als pinch - resistor arbeitet, zur Verwendung als ESD-Schutzelement in einem elektrischen Schaltkreis und Einrichtung zum Schutz vor elektrostatischen Entladungen in einem elektrischen Schaltkreis
US7692973B2 (en) * 2006-03-31 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device
US7675778B2 (en) * 2007-12-05 2010-03-09 Micron Technology, Inc. Memory devices having reduced word line current and method of operating and manufacturing the same
CN102593064B (zh) * 2012-03-11 2014-01-22 复旦大学 一种栅控二极管半导体存储器器件的制造方法
US9711211B2 (en) * 2015-10-29 2017-07-18 Sandisk Technologies Llc Dynamic threshold voltage compaction for non-volatile memory
TWI679647B (zh) * 2019-01-24 2019-12-11 華邦電子股份有限公司 抹除方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2189346B (en) * 1986-04-16 1990-03-28 Intel Corp Method for erasing eprom cell
US4797856A (en) * 1987-04-16 1989-01-10 Intel Corporation Self-limiting erase scheme for EEPROM
JP2633252B2 (ja) * 1987-06-11 1997-07-23 沖電気工業株式会社 半導体記憶装置
US5231602A (en) * 1990-04-25 1993-07-27 Advanced Micro Devices, Inc. Apparatus and method for improving the endurance of floating gate devices
US5220528A (en) * 1990-11-19 1993-06-15 Intel Corporation Compensation circuit for leakage in flash EPROM
JPH04310697A (ja) * 1991-04-10 1992-11-02 Nec Corp 不揮発性半導体記憶装置の起動方法
US5220533A (en) * 1991-11-06 1993-06-15 Altera Corporation Method and apparatus for preventing overerasure in a flash cell
JP2953196B2 (ja) * 1992-05-15 1999-09-27 日本電気株式会社 不揮発性半導体記憶装置
US5357463A (en) * 1992-11-17 1994-10-18 Micron Semiconductor, Inc. Method for reverse programming of a flash EEPROM
US5357476A (en) * 1993-06-01 1994-10-18 Motorola, Inc. Apparatus and method for erasing a flash EEPROM
US5357466A (en) * 1993-07-14 1994-10-18 United Microelectronics Corporation Flash cell with self limiting erase and constant cell current
US5428578A (en) * 1993-08-12 1995-06-27 Texas Instruments Incorporated Biasing circuit and method to achieve compaction and self-limiting erase in flash EEPROMs

Also Published As

Publication number Publication date
EP0661718B1 (en) 2001-11-28
EP0661718A2 (en) 1995-07-05
DE69429239T2 (de) 2002-06-27
DE69429239D1 (de) 2002-01-10
JPH07211091A (ja) 1995-08-11
US5526315A (en) 1996-06-11
US5428578A (en) 1995-06-27
EP0661718A3 (en) 1995-11-02
KR100307687B1 (ko) 2001-12-01

Similar Documents

Publication Publication Date Title
KR950006871A (ko) 플래시 eeprom에서 조밀화 및 자기 제어 소거를 달성하기 위한 바이어싱 회로 및 방법
US4794564A (en) Nonvolatile semiconductor memory including means for detecting completion of writing operation
EP0541221B1 (en) Method and apparatus for preventing overerasure in a flash cell
US6385086B1 (en) Nonvolatile semiconductor memory device capable of high speed generation of rewrite voltage
KR910019060A (ko) 불휘발성 반도체 기억장치
ATE508460T1 (de) Selbst-boost-system für flash-speicherzellen
US6456534B2 (en) Method for controlling a flash memory erase operation and flash memory erase operation controller
US4758748A (en) Sense amplifier for programmable read only memory
KR950015039B1 (ko) 행 디코딩 회로
KR970029852A (ko) 불휘발성 반도체 기억장치
KR970076847A (ko) 소거 동작시 간단한 구조의 플래시 메모리 셀에 소거 가능 전압을 공급할 수 있는 비휘발성 반도체 기억 장치
KR970071835A (ko) 불휘발성 반도체기억장치 및 검증방법
KR940010420B1 (ko) 프로그래밍 전압 발생회로
KR960035649A (ko) 플래쉬이이피롬셀의 문턱전압 자동 검증회로
US5956272A (en) Programming pulse with varying amplitude
KR960030251A (ko) 소거된 메모리 쎌의 임계전압 마아진 확보를 위한 공통 소오스라인 구동회로
KR20010061514A (ko) 플래쉬 메모리 소자의 소거 방법
KR100223263B1 (ko) 플래쉬 메모리 셀의 소거방법
TWI266320B (en) Voltage discharge technique for controlling threshold-voltage characteristics of floating-gate transistor in circuitry such as flash EPROM
KR970003255A (ko) 비휘발성 메모리 장치
US5930171A (en) Constant-current source with an EEPROM cell
KR960042758A (ko) 낸드형 플래쉬 메모리의 리드전압 인가 방법
KR100446446B1 (ko) 비휘발성메모리장치
JP2867267B2 (ja) 半導体不揮発性メモリとその動作方法
KR100265852B1 (ko) 스플릿게이트형플래쉬메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090709

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee