KR950004496A - 반도체 장치 - Google Patents
반도체 장치 Download PDFInfo
- Publication number
- KR950004496A KR950004496A KR1019940018612A KR19940018612A KR950004496A KR 950004496 A KR950004496 A KR 950004496A KR 1019940018612 A KR1019940018612 A KR 1019940018612A KR 19940018612 A KR19940018612 A KR 19940018612A KR 950004496 A KR950004496 A KR 950004496A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal processing
- cell
- input
- cells
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 4
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
패드로의 배선 길이를 짧게 한다. 배선 영역을 축소한다.
각각이 출력 단자(125)를 갖고 있는 어드레스 생성 셀이 좌우로 복수단 접속되어 이루어지는 외부 어드레스 생성 유니트(102)와, 각 어드레스 생성 셀에 1대 1대응하여 접속된 출력 패드 및 그 부속 회로로 구성되는 어드레스 출력 셀(101)을갖고 있는 마이크로 프로세서(100)에 있어서, (1) 외부 어드레스 생성 유니트(102)는 칩의 코너 바로 가까이에 배치되고,(2) 어드레스 출력 셀(101)은 상기 코너를 사이에 두는 2변에 거의 균등하게 배치되며, (3) 각 어드레스 생성 셀로부터의배선(105)의 인출 방향은 대응하는 어드레스 출력 셀이 배치되어 있는 변에 따라 다르게 되어 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예를 도시하는 마이크로 프로세서의 평면도. 제2도는 제1도의 실시예에서 이용되는 어드레스 생성 셀의 배선 레이아웃도.
Claims (4)
1비트의 신호를 생성·처리하는 신호 처리 셀이 좌우로 복수단 접속되어 이루어지는 신호 처리 유니트와,각 신호 처리 셀에 1대 1대응하여 접속된 출력 내지 입출력 패드 및 그 부속 회로로 구성되는 출력 내지 입출력 셀을 갖고 있는 반도체 장치에 있어서, 상기 신호 처리 셀은 상기 신호 처리 셀과 상기 출력 내지 입출력 셀을 접속하는 배선의 인출 방향이 상부 방향 및 하부 방향의 어느 방향으로도 가능하도록 구성되고 또 상기 배선의 인출 방향이 상하 어느 방향인 신호 처리 셀도포함되어 있는 것을 특징으로 하는 반도체 장치.
1비트의 신호를 생성·처리하는 신호 처리 셀이 좌우로 복수단 접속되어 이루어지는 신호 처리 유니트와,각 신호 처리 셀에 1대 1대응하여 접속된 출력 내지 입출력 패드 및 그 부속 회로로 구성되는 출력 내지 입출력 셀을 갖고 있는 반도체 장치에 있어서, (1) 상기 신호 처리 유니트는 칩의 코너 바로 가까이에 배치되고,
(2) 상기 출력 내지, 입출력 셀은 상기 코너를 사이에 두는 2변에 거의 균등하게 배치되며, (3) 상기 신호 처리 셀과 상기 출력 내지 입출력 셀을 접속하는 배선의 상기 신호 처리 셀로부터의 인출 방향은 대응하는출력 내지 입출력 셀이 배치되어 있는 변에 따라 다르게 되어 있는 것을 특징으로 하는 반도체 장치.
제2항에 있어서, 상기 신호 처리 유니트가 칩의 상측에 배치되어 있을 때, 상측의 변을 따라 배치되어 있는 출력 내지 입출력 셀에 접속되어 있는 신호 처리 셀에서는 상기 출력 내지 입출력 셀로 접속되는 배선이 상부 방향으로 인출되고, 또 우측 또는 좌측의 변을 따라 배치되어 있는 출력 내지 입출력 셀에 접속되어 있은 신호 처리 셀에서는상기 출력 내지 입출력 셀로 접속되는 배선이 하부 방향으로 인출되며, 상기 신호 처리 유니트가 칩의 하측에 배치되어있을 때, 하측의 변을 따라 배치되어 있는 출력 내지 입출력 셀에 접속되어 있는 신호 처리 셀에서는 상기 출력 내지 입출력 셀로 접속되는 배선이 하부 방향으로 인출되고, 또 우측 또는 좌측의 변을 따라 배치되어 있는 출력 내지 입출력 셀에 접속되어 있는 신호 처리 셀에서는 상기 출력 내지 입출력 셀로 접속되는 배선이 상부 방향으로 인출되어 있는 것을 특징으로 하는 반도체 장치.
제2항에 있어서, 상기 신호 처리 유니트가 칩의 상측에 배치되어 있을 때, 상기 신호 처리 유니트의 내측의 신호 처리 셀에서는 상기 출력 내지 입출력 셀로 접속되는 배선이 상부 방향을 인출되고, 또 상기 신호 처리 유니트의외측의 신호 처리 셀에서는 상기 출력 내지 입출력 접속되는 배선이 하부 방향으로 인출되며, 상기 신호 처리 유니트가칩의 하측에 배치되어 있을 때, 상기 신호 처리 유니트의 내측의 신호 처리 셀에서는 상기 출력 내지 입출력 셀로 접속되는 배선이 하부 방향으로 인출되고, 또 상기 신호 처리 유니트의 외측의 신호 처리 셀에서는 상기 출력 내지 입출력 셀로접속되는 배선이 상부 방향으로 인출 되어 있는 것을 특징으로 하는 반도체 장치.
※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5207015A JP2718345B2 (ja) | 1993-07-30 | 1993-07-30 | 半導体装置 |
| JP93-207015 | 1993-07-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950004496A true KR950004496A (ko) | 1995-02-18 |
| KR0135237B1 KR0135237B1 (ko) | 1998-04-22 |
Family
ID=16532788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940018612A KR0135237B1 (ko) | 1993-07-30 | 1994-07-29 | 반도체 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5583374A (ko) |
| EP (1) | EP0637083B1 (ko) |
| JP (1) | JP2718345B2 (ko) |
| KR (1) | KR0135237B1 (ko) |
| DE (1) | DE69424830T2 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763944A (en) * | 1994-08-01 | 1998-06-09 | Nec Corporation | Semiconductor device having a reduced wiring area in and out of data path zone |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750741B2 (ja) * | 1985-02-28 | 1995-05-31 | 株式会社東芝 | 半導体集積回路 |
| JPH0650761B2 (ja) * | 1986-08-12 | 1994-06-29 | 富士通株式会社 | 半導体装置 |
| JPH0812882B2 (ja) * | 1987-08-25 | 1996-02-07 | 富士通株式会社 | 半導体集積回路 |
| JPH02155267A (ja) * | 1988-12-07 | 1990-06-14 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH02306659A (ja) * | 1989-05-22 | 1990-12-20 | Seiko Epson Corp | 半導体装置 |
| JPH03225697A (ja) * | 1990-01-30 | 1991-10-04 | Nec Corp | 半導体集積回路 |
-
1993
- 1993-07-30 JP JP5207015A patent/JP2718345B2/ja not_active Expired - Lifetime
-
1994
- 1994-07-29 KR KR1019940018612A patent/KR0135237B1/ko not_active IP Right Cessation
- 1994-08-01 DE DE69424830T patent/DE69424830T2/de not_active Expired - Fee Related
- 1994-08-01 US US08/283,632 patent/US5583374A/en not_active Expired - Fee Related
- 1994-08-01 EP EP94111976A patent/EP0637083B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0637083B1 (en) | 2000-06-07 |
| KR0135237B1 (ko) | 1998-04-22 |
| US5583374A (en) | 1996-12-10 |
| DE69424830D1 (de) | 2000-07-13 |
| EP0637083A1 (en) | 1995-02-01 |
| JPH0745709A (ja) | 1995-02-14 |
| DE69424830T2 (de) | 2001-01-18 |
| JP2718345B2 (ja) | 1998-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860007787A (ko) | 반도체 집적회로 장치 | |
| KR920000072A (ko) | 반도체 집적회로 | |
| KR850000794A (ko) | 반도체 집적회로 장치 | |
| IT1152980B (it) | Dispositivo a circuito integrato a semiconduttori | |
| KR880003484A (ko) | 반도체 장치 | |
| KR960032693A (ko) | 반도체장치 및 그 본딩패드 구조 | |
| MY125293A (en) | Wiring board, semiconductor package and semiconductor device | |
| KR870010628A (ko) | 반도체 장치 | |
| KR880011910A (ko) | 수지봉합형 집적회로장치 | |
| KR920010455A (ko) | 외부부하를 구동하는 출력반도체 소자와 마이크로 프로세서 유닛을 갖는 반도체 집적회로 | |
| TW368737B (en) | Semiconductor integrated circuit device having high input/output connections | |
| KR910019209A (ko) | 반도체 집적회로 장치 | |
| KR900013622A (ko) | 반도체 집적회로장치 | |
| JPH0298950A (ja) | 半導体装置 | |
| KR970051163A (ko) | 반도체 메모리장치 | |
| KR900013654A (ko) | 반도체 장치 | |
| KR950004496A (ko) | 반도체 장치 | |
| KR880006791A (ko) | 전류 감지기능을 갖는 전력 mosfet | |
| KR910019222A (ko) | 고집적 반도체 장치 및 이를 사용한 반도체 모듈 | |
| KR900017164A (ko) | 반도체장치 | |
| KR930001223A (ko) | 반도체 집적 회로 장치 | |
| KR910020875A (ko) | Ic용 리드프레임 | |
| KR970060479A (ko) | 반도체장치 | |
| KR920007093A (ko) | 하이브리드형 반도체장치 | |
| KR940022822A (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020103 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |