KR950002023A - 반도체 메모리 장치의 비트라인 구조 - Google Patents

반도체 메모리 장치의 비트라인 구조 Download PDF

Info

Publication number
KR950002023A
KR950002023A KR1019930009851A KR930009851A KR950002023A KR 950002023 A KR950002023 A KR 950002023A KR 1019930009851 A KR1019930009851 A KR 1019930009851A KR 930009851 A KR930009851 A KR 930009851A KR 950002023 A KR950002023 A KR 950002023A
Authority
KR
South Korea
Prior art keywords
line
bit
selector
semiconductor memory
bit lines
Prior art date
Application number
KR1019930009851A
Other languages
English (en)
Other versions
KR100298871B1 (ko
Inventor
곽덕영
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019930009851A priority Critical patent/KR100298871B1/ko
Publication of KR950002023A publication Critical patent/KR950002023A/ko
Application granted granted Critical
Publication of KR100298871B1 publication Critical patent/KR100298871B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치의 비트라인 구조에 관한 것으로서, 특히 Y-셀렉터라인 동작시 Y-셀렉터신호에 의한 인접한 비트라인에 미치는 영향을 최소한으로 감소시킴으로서 고집적 메모리 소자에 적당하도록 한 반도체 메모리 장치의 비트라인 구조에 관한 것이다.
이를 위하여 다수의 제1 및 제 2 비트라인(A,/A)(B,/B)쌍과 Y-셀렉터라인(YL)을 갖는 반도체 메모리 장치의 비트라인 구조에 있어서, 상기 한 쌍의 제 1 비트라인 (A,/A)은 직선으로 배치되고, 상기 제 1 비트라인(A,/A)에 이웃한 다른 한 쌍의 제 2 비트라인(B,/B)은 1/2위치에서 교차되고, 상기 Y-셀렉터라인(YL)은 1/2은 교차되지 않은 제 1 비트라인(A,/A) 사이에 위치되고, 상기 Y-셀렉터라인(YL)의 나머니 1/2은 교차되어 있는 제 2 비트라인(B,/B) 사이에 배치되고, 상기 Y-셀렉터라인(YL)은 제1 및 제 2 비트라인(A,/A)(B,/B)의 중앙부분에서 연결되어 이루어진 것이다.

Description

반도체 메모리 장치의 비트라인 구조
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명에 따른 반도체 메모리 장치의 비트라인 구조도.

Claims (2)

  1. 다수의 제1 및 제 2 비트라인(A,/A)(B,/B)쌍과 Y-셀렉터라인(YL)을 갖는 반도체 메모리 장치의 비트라인 구조에 있어서, 상기 한 쌍의 제 1 비트라인(A,/A)은 직선으로 배치되고, 상기 제 1 비트라인(A,/A)에 이웃한 다른 한쌍의 제 2 비트라인(B,/B)은 1/2위치에서 교차되고, 상기 Y-셀렉터라인(YL)은 1/2은 교차되지 않은 제 1 비트라인(A,/A) 사이에 위치되고, 상기 Y-셀렉터라인(YL)은 나머지 1/2은 교차되어 있는 제 2 비트라인(B,/B) 사이에 배치되고, 상기 Y-셀렉터라인(YL)은 제1 및 제 2 비트라인(A,/A)(B,/B)의 중앙부분에서 연결되도록 한 것을 특징으로 하는 반도체 메모리 장치의 비트라인 구조.
  2. 제 1 항에 있어서 상기 Y-셀렉터라인(YL)은, 상기 제 1 비트라인(A,/A)의 1/2지점에서는 위로 배치되고, 상기 제 2 비트라인(B,/B)의 1/2지점에서는 아래로 배치되도록 한 것을 특징으로 하는 반도체 메모리 장치의 비트라인 구조.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930009851A 1993-06-02 1993-06-02 반도체 메모리 장치의 비트라인 구조 KR100298871B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930009851A KR100298871B1 (ko) 1993-06-02 1993-06-02 반도체 메모리 장치의 비트라인 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930009851A KR100298871B1 (ko) 1993-06-02 1993-06-02 반도체 메모리 장치의 비트라인 구조

Publications (2)

Publication Number Publication Date
KR950002023A true KR950002023A (ko) 1995-01-04
KR100298871B1 KR100298871B1 (ko) 2001-11-22

Family

ID=37528596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930009851A KR100298871B1 (ko) 1993-06-02 1993-06-02 반도체 메모리 장치의 비트라인 구조

Country Status (1)

Country Link
KR (1) KR100298871B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63108593A (ja) * 1986-10-27 1988-05-13 Fujitsu Ltd ダイナミツクランダムアクセスメモリ
JPH07109878B2 (ja) * 1988-11-16 1995-11-22 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
KR100298871B1 (ko) 2001-11-22

Similar Documents

Publication Publication Date Title
KR920020515A (ko) 반도체 판독전용메모리
KR890002886A (ko) 반도체 기억장치
KR920020495A (ko) 반도체 기억장치
KR900015323A (ko) 반도체 기억장치
KR960043187A (ko) 반도체장치
KR950010093A (ko) 다이나믹형 반도체 기억장치
KR870009384A (ko) 반도체 기억 장치
KR880003415A (ko) 반도체 집적 회로
KR930020447A (ko) 반도체 메모리 장치의 비트라인 프리차아지방식
KR910019052A (ko) 반도체기억장치
KR910020724A (ko) 반도체 기억장치
KR930005020A (ko) 망사 구조의 전원선을 가지는 반도체 메모리 장치
KR930003159A (ko) 반도체 기억장치
KR920001545A (ko) 반도체 기억장치
KR910013262A (ko) 반도체 메모리 어레이의 워드라인 배열방법
KR920010632A (ko) 반도체 메모리 디바이스
KR970051163A (ko) 반도체 메모리장치
KR910020729A (ko) 반도체 기억회로
KR920017101A (ko) 반도체 메모리 장치의 워드라인 드라이버단 배치방법
KR900006972A (ko) 반도체 기억장치
KR950002023A (ko) 반도체 메모리 장치의 비트라인 구조
KR920001522A (ko) 다중 포트 메모리
KR960009150A (ko) 반도체 메모리소자
KR910006987A (ko) 반도체기억장치
KR970053805A (ko) 반도체 메모리 장치의 파워라인 배치방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee