KR940022751A - 박막 트랜지스터의 게이트 폴리 제조방법 - Google Patents

박막 트랜지스터의 게이트 폴리 제조방법 Download PDF

Info

Publication number
KR940022751A
KR940022751A KR1019930004451A KR930004451A KR940022751A KR 940022751 A KR940022751 A KR 940022751A KR 1019930004451 A KR1019930004451 A KR 1019930004451A KR 930004451 A KR930004451 A KR 930004451A KR 940022751 A KR940022751 A KR 940022751A
Authority
KR
South Korea
Prior art keywords
film transistor
thin film
forming
gate poly
poly
Prior art date
Application number
KR1019930004451A
Other languages
English (en)
Other versions
KR960013515B1 (ko
Inventor
우상호
이현우
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930004451A priority Critical patent/KR960013515B1/ko
Publication of KR940022751A publication Critical patent/KR940022751A/ko
Application granted granted Critical
Publication of KR960013515B1 publication Critical patent/KR960013515B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 박막 트랜지스터의 게이트 폴리(Gate Poly) 제조방법에 있어서, 반도체 기판(1)위에 산화막(2)를 형성하는 단계, 산화막(2)상에 도우핑(Doping)된 폴리(3)를 형성하는 단계, 상기 도우핑된 폴리(3)상에 순수 실리콘 막(4)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 게이트 폴리 제조방법에 관한 것이다.

Description

박막 트랜지스터의 게이트 폴리 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 박막 트랜지스터의 게이트 폴리 제조공정도이다.

Claims (5)

  1. 박막 트랜지스터의 게이트 폴리(Gate Poly) 제조방법에 있어서, 반도체 기판(1)위에 산화막(2)를 형성하는 단계, 산화막(2)상에 도우핑(Doping)된 폴리(3)을 형성하는 단계, 상기 도우핑된 폴리(3)상에 순수실리콘 막(4)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터의 게이트 폴리 제조방법.
  2. 제1항에 있어서, 상기 도우핑된 폴리실리콘 막(3)은 Si2H6개스와 PH3/N2개스를 동시에 블로워(blow)시켜 형성된 것을 특징으로 하는 박막 트랜지스터의 게이트 폴리 제조방법.
  3. 제2항에 있어서, 상기 Si2H6개구와 PH3/N2개스는 각각 100∼300sccm, 95∼300sccm 블러워시키는 것을 특징으로 하는 박막 트랜지스터의 게이트 폴리 제조방법.
  4. 제1항에 있어서, 상기 도우핑된 폴리(3) 두께는 예정된 게이트 폴리(5) 두께의 85∼95%인 것을 특징으로 하는 박막 트랜지스터의 게이트 폴리 제조방법.
  5. 제1항에 있어서, 상기 순수 실리콘막(4)은 Si2H6개스를 블로워시켜 얇게 형성된 거을 특징으로 하는 박막 트랜지스터의 게이트 폴리 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004451A 1993-03-22 1993-03-22 박막트랜지스터의 게이트 폴리 제조방법 KR960013515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930004451A KR960013515B1 (ko) 1993-03-22 1993-03-22 박막트랜지스터의 게이트 폴리 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930004451A KR960013515B1 (ko) 1993-03-22 1993-03-22 박막트랜지스터의 게이트 폴리 제조방법

Publications (2)

Publication Number Publication Date
KR940022751A true KR940022751A (ko) 1994-10-21
KR960013515B1 KR960013515B1 (ko) 1996-10-05

Family

ID=19352597

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004451A KR960013515B1 (ko) 1993-03-22 1993-03-22 박막트랜지스터의 게이트 폴리 제조방법

Country Status (1)

Country Link
KR (1) KR960013515B1 (ko)

Also Published As

Publication number Publication date
KR960013515B1 (ko) 1996-10-05

Similar Documents

Publication Publication Date Title
KR950026032A (ko) 다결정실리콘 박막트랜지스터의 제조방법
KR940022751A (ko) 박막 트랜지스터의 게이트 폴리 제조방법
KR930011300A (ko) 마스크롬 제조방법
KR970052100A (ko) 반도체 장치 제작에서의 도펀트 활성화 방법
KR970054387A (ko) 모스트랜지스터 제조 방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR930003242A (ko) Mos 트랜지스터 및 그 제조방법
KR920015424A (ko) 반도체 제조 방법
KR920015592A (ko) Ldd구조의 트랜지스터 제조방법
KR940016891A (ko) 트랜지스터 및 이의 제조방법
KR930022476A (ko) 도프드 영역내 비아 홀 제조방법
KR970053102A (ko) 모스전계효과 트랜지스터의 제조방법
KR970030863A (ko) 박막 트랜지스터의 게이트 절연막 제조방법
KR910013475A (ko) 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법
KR950007148A (ko) 다결정 실리콘 박막트랜지스터
KR970018213A (ko) 반도체 장치에서 필드 산화막 제조 방법
KR960002813A (ko) 반도체 트랜지스터 제조 방법
KR920015572A (ko) 반도체 장치의 제조방법
KR940001346A (ko) 반도체 소자분리막 제조방법
KR920017241A (ko) 바이-모스 에스램 셀의 제조방법
KR910020933A (ko) 씨 모스 트랜지스터 제조방법
KR930015018A (ko) Eeprom의 구조 및 제조방법
KR960019741A (ko) 에스램(sram) 셀 및 그 제조방법
KR960043288A (ko) 반도체 박막트렌지스터(tft)와 그 형성방법
KR980005410A (ko) 반도체 소자에서의 폴리실리콘 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050922

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee