KR940020566A - 반도체 메모리장치의 제조방법 - Google Patents
반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR940020566A KR940020566A KR1019930001844A KR930001844A KR940020566A KR 940020566 A KR940020566 A KR 940020566A KR 1019930001844 A KR1019930001844 A KR 1019930001844A KR 930001844 A KR930001844 A KR 930001844A KR 940020566 A KR940020566 A KR 940020566A
- Authority
- KR
- South Korea
- Prior art keywords
- etching mask
- forming
- conductive layer
- mask pattern
- pattern
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
Abstract
본 발명의 반도체 메모리장치의 제조방법은, 복수의 미세트렌치를 가지는 셀 캐패시터를 구비하는 반도체 메모리장치의 제조방법에 있어서, 반도체 기판상에 식각종말점을 검출하기 위한 제1물질층을 형성하는 제1공정, 상기 제1물질층 상부에 제1도전층을 형성하는 제2공정, 상기 제1도전층 상부에 미세 트렌치를 형성하기 위한 제1식각 마스크패턴을 형성하는 제3공정, 상기 제1식각마스크패턴이 형성된 상기 제1도전층상에 제1도전층과 식각률이 같은 물질로된 소정두께의 제2식각마스크패턴을 형성함과 동시에 상기 제2식각마스크패턴이 덮히지 않은 영역의 상기 제1식각마스크패턴을 제거하는 제4공정, 및 상기 제1 및 제2식각마스크패턴을 적용하여 상기 제1도전층을 상기 제1물질층 표면이 나타날때까지 식각하여 스토리지전극패턴을 형성함과 동시에 상기 스토리지전극패턴상에 상기 제1식각마스크패턴에 의한 상기 복수의 미세 트렌치를 형성하는 제5공정을 포함하는 것을 특징으로 한다.
따라서 본 발명의 반도체 메모리장치는 마이크로 트렌치의 재현성이 뛰어나 고집적 반도체 메모리장치의 양산에 매우 유리하다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도 내지 제9도는 본 발명에 따른 마이크로 트렌치 캐패시터의 제조공정의 제1실시예를 도시한 단면도들이고,
제10도 및 제11도는 본 발명에 따른 마이크로 트렌치 캐패시터의 제조공정의 제2실시예를 도시한 단면도들이다.
Claims (4)
- 복수의 미세 트렌치를 가지는 셀 캐패시터를 구비하는 반도체 메모리장치의 제조방법에 있어서, 반도체 기판상에 식각종말점을 검출하기 위한 제1물질층을 형성하는 제1공정; 상기 제1물질층 상부에 제1도전층을 형성하는 제2공정; 상기 제1도전층 상부에 미세트렌치를 형성하기 위한 제1식각마스크패턴을 형성하는 제3공정; 상기 제1식각마스크패턴이 형성된 상기 제1도전층상에 제1도전층과 식각률이 같은 물질로된 소정두께의 제2식각마스크패턴을 형성함과 동시에 상기 제2식각마스크패턴이 덮히지 않은 영역의 상기 제1식각마스크패턴을 제거하는 제4공정; 및 상기 제1 및 제2식각마스크패턴을 적용하여 상기 제1도전층을 상기 제1물질층 표면이 나타날때까지 식각하여 스토리지전극패턴을 형성함과 동시에 상기 스토리지전극패턴상에 상기 제1식각마스크패턴에 의한 상기 복수의 미세 트렌치를 형성하는 제5공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 제2식각마스크패턴은 약 2000Å~3000Å 두께의 다결정실리콘으로 된 것을 특징으로 하는 반도체 메모리장치의 제조방법.
- 제1항에 있어서, 상기 제1식각마스크패턴은 상기 제1도전층과 식각률이 다른 물질임을 특징으로 하는 반도체 메모리장치의 제조방법.
- 복수의 미세 트렌치를 가지는 셀 캐패시터를 구비하는 반도체 메모리장치의 제조방법에 있어서, 반도체 기판상에 식각종말점을 검출하기 위한 제1물질층을 형성하는 제1공정; 상기 제1물질층 상부에 제1도전층을 형성하는 제2공정; 상기 제1도전층 상부에 미세트렌치를 형성하기 위한 제1식각마스크패턴을 형성하는 제3공정; 상기 제1식각마스크패턴이 형성된 상기 제1도전층상에 제1도전층과 식각률이 같은 물질로된 소정두께의 제2식각마스크패턴을 형성함과 동시에 상기 제2식각마스크패턴이 덮히지 않은 영역의 상기 제1식각마스크패턴을 제거하는 제4공정; 상기 제2식각마스크패턴 측벽에 측벽스페이서를 형성하는 제5공정; 및 상기 측벽 스페이서, 제1 및 제2 식각마스크패턴을 적용하여 상기 제1도전층을 상기 제1물질층 표면이 나타날때까지 식각하여 스토리지전극패턴을 형성함과 동시에 상기 스토리지전극패턴상에 상기 제1식각마스크패턴에 의한 상기 복수의 미세 트렌치를 형성하는 제6공정을 포함하는 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93001844A KR960008571B1 (en) | 1993-02-11 | 1993-02-11 | Manufacture method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR93001844A KR960008571B1 (en) | 1993-02-11 | 1993-02-11 | Manufacture method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940020566A true KR940020566A (ko) | 1994-09-16 |
| KR960008571B1 KR960008571B1 (en) | 1996-06-28 |
Family
ID=19350663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR93001844A KR960008571B1 (en) | 1993-02-11 | 1993-02-11 | Manufacture method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960008571B1 (ko) |
-
1993
- 1993-02-11 KR KR93001844A patent/KR960008571B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960008571B1 (en) | 1996-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950015770A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR960026841A (ko) | 고유전율 재료를 이용한 커패시터 및 그 제조방법 | |
| KR970013074A (ko) | 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법 | |
| KR950021597A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR970024206A (ko) | 반도체 기억소자의 캐패시터 제조방법. | |
| KR940020566A (ko) | 반도체 메모리장치의 제조방법 | |
| KR970054033A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
| KR970054008A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR100281549B1 (ko) | 폴리실리콘막 패턴 형성방법 | |
| KR960019537A (ko) | 더미패턴을 이용한 평탄화 공정방법 | |
| KR940016482A (ko) | 텅스텐 플러그 제조방법 | |
| KR940020558A (ko) | 반도체 메모리장치의 제조방법 | |
| KR950014972A (ko) | 반도체 장치의 제조방법 | |
| KR970053024A (ko) | 반도체소자의 제조방법 및 그 제조장치 | |
| KR930022475A (ko) | 반도체 장치의 콘텍 형성방법 및 그 구조 | |
| KR960026867A (ko) | 반도체소자의 제조방법 | |
| KR970003510A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960043152A (ko) | 반도체 소자의 캐패시터 및 그 제조방법 | |
| KR970004029A (ko) | 반도체 소자 제조시 전하저장 전극 형성방법 | |
| KR950021076A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR20000001703A (ko) | 반도체 커패시터 제조방법 | |
| KR960039369A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR960036058A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR960035810A (ko) | 반도체 소자의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020507 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |