KR940020558A - 반도체 메모리장치의 제조방법 - Google Patents
반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR940020558A KR940020558A KR1019930002192A KR930002192A KR940020558A KR 940020558 A KR940020558 A KR 940020558A KR 1019930002192 A KR1019930002192 A KR 1019930002192A KR 930002192 A KR930002192 A KR 930002192A KR 940020558 A KR940020558 A KR 940020558A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- intensity
- forming
- wide area
- storage electrode
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 4
- 238000004519 manufacturing process Methods 0.000 title claims abstract 3
- 238000000034 method Methods 0.000 claims abstract description 13
- 239000003990 capacitor Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims abstract 19
- 238000001312 dry etching Methods 0.000 claims abstract 4
- 230000000694 effects Effects 0.000 claims abstract 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 229920005591 polysilicon Polymers 0.000 claims 4
- 229920002120 photoresistant polymer Polymers 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 2
- 239000006227 byproduct Substances 0.000 claims 1
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000001020 plasma etching Methods 0.000 claims 1
- 239000012495 reaction gas Substances 0.000 claims 1
- 238000004611 spectroscopical analysis Methods 0.000 claims 1
- 230000007423 decrease Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고집적 메모리소자의 커패시터셀의 용량증대를 위한 커패시터전극 표면의 미세트렌치를 재현성있게 형성할 수 있는 반도체 메모리장치의 제조방법에 관한 것으로, 건식식각시의 커패시터 스토리지전극 이외의 넓은 부위에 비해 면적이 좁은 미세트렌치 내부의 식각속도가 저하되는 부하효과를 극대화하여 넓은 부위의 식각종점이 검출되었을 때 식각을 종료하여 트렌치 내부는 부하효과만큼 식각이 덜된 상태를 얻음으로써 재현성있게 미세트렌치를 형성하는 방법을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제11도내지 제14도는 본 발명의 일실시예에 의한 미세트렌치를 갖는 커패시터 스토리지 전극의 형성방법을 도시한 공정순서도.
Claims (6)
- 소정의 깊이로 식각될 미세한 부위와 바닥이 노출될때 까지 모두 식각될 넓은 부위가 함께 존재하는 소정물질층을 동시에 같은 식각조건으로 플라즈마를 이용하여 건식식각하는 방법에 있어서, 상기 미세한 부위와 넓은 부분과의 부하효과에 의한 식각속도 차이를 이용하여 넓은 부위의 식각이 종료되었을 때 식각을 종료하는 것을 특징으로 하는 식각방법.
- 제1항에 있어서, 상기 넓은 부위는 1.0㎛ 이상의 노출면적을 가지는 패턴이고, 상기 미세한 부위는 0.5㎛이하의 선폭을 가지고 반복되는 패턴임을 특징으로 하는 식각방법.
- 제1항에 있어서, 상기 식각의 종료점은 건식식각시 플라즈마내에 유입되는 반응가스 또는 반응부산물로부터 발산되는 특성광의 세기변화를 검출하는 분광분석법을 이용하여 검출하는 것을 특징으로 하는 식각방법.
- 제3항에 있어서, 상기 식각시에 발산되는 특성광의 세기는 주로 넓은 부위에서 발생되는 광의 세기에 의해 변화하는 넓은 부위의 식각이 종료될 때 광세기의 변화가 검출되어 식각을 종료하는 것을 특징으로 하는 식각방법.
- 제1항에 있어서, 상기 넓은 부위와 미세한 부위와의 식각속도 차이를 극대화하기 위해 건식식각시 공정압력을 높이거나 고주파 전력을 낮추거나 기판온도를 높이는 방향으로 플라즈마 식각조건을 변경하는 것을 특징으로 하는 식각방법.
- 미세트렌치를 가진 커패시터 스토리지전극을 갖춘 반도체 메모리장치의 제조방법에 있어서, 상기 스토리지전극의 미세트런치를 형성하는 공정은, 반도체기판상에 스토리지전극 형성을 위한 도전층을 형성하는 공정; 상기 도전층상에 산화막을 형성하는 공정; 상기 산화막상에 HSG 다결정실리콘층을 형성하는 공정; 상기 HSG 다결정실리콘층상에 포토레지스트를 도포한 후, 이를 스토리지전극패턴으로 패터닝하는 공정; 상기 포토레지스트패턴을 마스크로 하여 상기 HSG 다결정실리콘층을 식각하는 공정; 상기 HSG 다결정실리콘층의 그레인을 마스크로 하여 그 하부의 산화막을 식각하는 공정; 및 상기 결과물을 특성광의 세기변화가 검출될때까지 플라즈마를 이용한 이방성식각하는 공정을 구비한 것을 특징으로 하는 반도체 메모리장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930002192A KR960006720B1 (ko) | 1993-02-17 | 1993-02-17 | 반도체 메모리장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930002192A KR960006720B1 (ko) | 1993-02-17 | 1993-02-17 | 반도체 메모리장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940020558A true KR940020558A (ko) | 1994-09-16 |
| KR960006720B1 KR960006720B1 (ko) | 1996-05-22 |
Family
ID=19350901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930002192A KR960006720B1 (ko) | 1993-02-17 | 1993-02-17 | 반도체 메모리장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960006720B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801731B1 (ko) * | 2005-12-27 | 2008-02-11 | 주식회사 하이닉스반도체 | 포토 마스크의 부산물 검출방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10038378A1 (de) * | 2000-08-07 | 2002-02-28 | Infineon Technologies Ag | Verfahren zur Herstellung von Kondensatorelektroden |
-
1993
- 1993-02-17 KR KR1019930002192A patent/KR960006720B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801731B1 (ko) * | 2005-12-27 | 2008-02-11 | 주식회사 하이닉스반도체 | 포토 마스크의 부산물 검출방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960006720B1 (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920018987A (ko) | 캐패시터의 제조방법 | |
| KR950021597A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR940020558A (ko) | 반도체 메모리장치의 제조방법 | |
| KR970059050A (ko) | 반도체 장치의 축전기 제조방법 | |
| KR980005592A (ko) | 자기 정렬 콘택 홀 형성 방법 | |
| KR970077665A (ko) | 커패시터 제조 방법 | |
| KR970008398A (ko) | 반도체 제조공정의 식각종료점 검출방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR970053821A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| KR950024345A (ko) | 반도체 메모리장치 제조방법 | |
| KR970052281A (ko) | 금속막내 형성된 석출물을 이용한 전하저장전극 형성방법 | |
| KR960026793A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970003978A (ko) | 디램(dram) 셀의 캐패시터의 형성 방법 | |
| KR970018747A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR940016801A (ko) | 디램셀의 저장전극 제조방법 | |
| KR980006058A (ko) | 반도체 소자의 제조방법 | |
| KR970054549A (ko) | 반도체 장치의 커패시터 제조방법 | |
| KR960039369A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR20010039149A (ko) | 반도체 소자의 전도층 패턴 형성방법 | |
| KR950007101A (ko) | 반도체장치의 커패시터 제조방법 | |
| KR950025866A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970024216A (ko) | 반도체 메모리장치의 캐패시터 제조방법 | |
| KR940004836A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR960026811A (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR970052775A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020410 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |