KR940016551A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR940016551A
KR940016551A KR1019920025919A KR920025919A KR940016551A KR 940016551 A KR940016551 A KR 940016551A KR 1019920025919 A KR1019920025919 A KR 1019920025919A KR 920025919 A KR920025919 A KR 920025919A KR 940016551 A KR940016551 A KR 940016551A
Authority
KR
South Korea
Prior art keywords
patterning
metal layer
metal
etching
pattern
Prior art date
Application number
KR1019920025919A
Other languages
English (en)
Other versions
KR960008900B1 (en
Inventor
남신우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR92025919A priority Critical patent/KR960008900B1/ko
Publication of KR940016551A publication Critical patent/KR940016551A/ko
Application granted granted Critical
Publication of KR960008900B1 publication Critical patent/KR960008900B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 금속배선의 형성방법에 관한 것으로 소정의 반도체구조물 상에 절연층이 형성된 반도체장치에 금속배선을 형성하는 방법에 있어서 상기 절연층 상에 금속으로 이루어진 도전층 및 고융점내화금속으로 이루어진 금속층을 적층 형성하는 공정, 금속배선의 패터닝을 위한 감광막패턴을 형성하는 공정; 상기 감광막패턴을 이용하여 상기 금속층을 패터닝하는 공정; 상기 금속층패턴을 이용하여 상기 알루미늄합금을 패터닝하는 공정을 구비하여 이루어진 것을 특징으로 한다.
따라서 상기한 본 발명에 의하면 금속배선의 제조공정이 단순하고 공정재현성이 우수하며, 감광막보다 얇은 두께의 고융점내화금속패턴을 식각마스크로 금속배선을 패터닝함으로서 고단차를 갖는 구조물상에서도 사진공정의 마진이 큰 장점이 있다.

Description

반도체장치의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 5 도 내지 제 9 도에는 발명의 방법에 의한 반도체장치의 금속배선을 제조하는 공정 단면이 순서대로 도시되어 있으며,

Claims (6)

  1. 반도체장치에 금속배선을 형성하는 방법에 있어서, 절연층상에 알루미늄으로 이루어진 제 1 금속층 및 텅스텐으로 이루어진 제 2 금속층을 적층 형성하는 공정, 상기 적층 금속층 상에 금속배선의 패터닝을 위한 감광막패턴을 형성하는 공정; 상기 감광막패턴을 이용하여 상기 제 2 금속층을 패터닝하는 공정; 상기 제 2 금속층패턴을 이용하여 상기 제 1 금속층을 패터닝하는 공정을 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제 1 항에 있어서, 상기 감광막패턴을 이용한 고융점내화금속의 패터닝은 불소계의 식각가스를 사용하는 플라즈마식각으로 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제 2 항에 있어서, 상기 불소계의 식각가스는 SF6인 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제 1 항에 있어서, 상기한 알루미늄합금의 패터닝은 염소계 가스를 사용하는 플라즈마식각에 의해 이루어지는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제 4 항에 있어서, 상기 염소계의 식각가스는 Cl2, BCl3중에서 선택된 어느하나가 이용되는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제 1 항에 있어서, 상기 불소계가스를 이용한 고융점내화금속의 식각시 발생디는 폴리머는 상기 감광막 제거 공정 후, 유기용제를 주성분으로하는 식각액을 이용하여 습식식각 방식에 의해 제거되는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR92025919A 1992-12-29 1992-12-29 Fabricating method of semiconductor device KR960008900B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR92025919A KR960008900B1 (en) 1992-12-29 1992-12-29 Fabricating method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR92025919A KR960008900B1 (en) 1992-12-29 1992-12-29 Fabricating method of semiconductor device

Publications (2)

Publication Number Publication Date
KR940016551A true KR940016551A (ko) 1994-07-23
KR960008900B1 KR960008900B1 (en) 1996-07-05

Family

ID=19347039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR92025919A KR960008900B1 (en) 1992-12-29 1992-12-29 Fabricating method of semiconductor device

Country Status (1)

Country Link
KR (1) KR960008900B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458078B1 (ko) * 1997-06-30 2005-02-23 주식회사 하이닉스반도체 반도체장치의금속배선형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100458078B1 (ko) * 1997-06-30 2005-02-23 주식회사 하이닉스반도체 반도체장치의금속배선형성방법

Also Published As

Publication number Publication date
KR960008900B1 (en) 1996-07-05

Similar Documents

Publication Publication Date Title
KR960005870A (ko) 반도체 소자의 금속 배선 형성방법
KR970067702A (ko) 반도체 장치 및 그 제조 방법
KR940016551A (ko) 반도체장치의 제조방법
KR960019522A (ko) 반도체 소자의 플러그 형성방법
KR980005480A (ko) 반도체소자의 금속배선 형성방법
KR960043120A (ko) 반도체 소자의 비아 홀 형성방법
KR950015588A (ko) 반도체 소자의 금속배선 형성방법
KR950025875A (ko) 반도체소자의 금속배선 비아 콘택홀 제조방법
KR960002575A (ko) 반도체소자의 금속배선 형성방법
KR980005473A (ko) 반도체 소자의 금속배선 형성방법
KR960005874A (ko) 반도체소자의 금속배선 제조방법
KR940015698A (ko) 미세한 감광막 패턴 형성 방법
KR960001888A (ko) 반도체소자의 콘택 제조방법
KR970052372A (ko) 반도체 장치의 금속배선 형성방법
KR930014790A (ko) 금속배선 형성방법
KR930022473A (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
KR940007611A (ko) 반도체 소자의 금속 배선 식각 방법
KR970052419A (ko) 반도체 소자의 패드 형성 방법
KR970018409A (ko) 반도체소자의 금속배선 형성방법
KR960026398A (ko) 반도체소자의 금속배선 제조방법
KR970018198A (ko) 반도체소자의 평탄화방법
KR970023728A (ko) 반도체 소자의 콘택 홀 형성 방법
KR970023636A (ko) 반도체장치의 미세배선 형성방법
KR970052537A (ko) 반도체장치의 제조방법
KR950025917A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060630

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee