KR940010503B1 - 형상 시뮬레이션(Simulation)방법 - Google Patents

형상 시뮬레이션(Simulation)방법 Download PDF

Info

Publication number
KR940010503B1
KR940010503B1 KR1019910016481A KR910016481A KR940010503B1 KR 940010503 B1 KR940010503 B1 KR 940010503B1 KR 1019910016481 A KR1019910016481 A KR 1019910016481A KR 910016481 A KR910016481 A KR 910016481A KR 940010503 B1 KR940010503 B1 KR 940010503B1
Authority
KR
South Korea
Prior art keywords
cell
calculated
shape
volume ratio
cells
Prior art date
Application number
KR1019910016481A
Other languages
English (en)
Other versions
KR920007107A (ko
Inventor
마사히또 후지나가
오소히꼬 고다니
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
시기 모리야
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 시기 모리야 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Publication of KR920007107A publication Critical patent/KR920007107A/ko
Application granted granted Critical
Publication of KR940010503B1 publication Critical patent/KR940010503B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/20Design optimisation, verification or simulation
    • G06F30/23Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

내용 없음.

Description

형상 시뮬레이션(Simulation)방법
제 1 도는 이 발명의 1실시예에 관한 형상 시뮬레이션 방법을 나타낸 플로챠트도.
제 2 도는 디포지션 계산의 흐름을 나타낸 플로챠트도.
제 3a∼3c 도는 제 2 도의 플로챠트에 관하여 구체적으로 물질의 체적율을 계산한 예를 나타낸 도면.
제 4a∼4d 도는 해석영역에 복수의 물질을 혼재할 때의 체적율의 관계를 나타낸 도면.
제 5 도는 에칭계산의 흐름을 나타낸 플로챠트도.
제 6a∼6c 도는 제 5 도의 플로챠트에 따라 구체적으로 물질의 체적율을 계산한 예를 나타낸 도면.
제 7a 도 및 제 7b 도는 각각 각 셀의 체적율을 나타낸 도면 및 제 7a 도의 데이타에 의거하여 표현한 물질의 형상을 나타낸 도면.
제 8a∼8f 도는 입체각의 계산방법을 나타낸 도면.
제 9a∼9e 도는 이 발명에 의하면 연속공정의 형상 시뮬레이션의 예를 나타낸 도면.
제 10a 도는 제 9e 도의 시뮬레이션에서 사용한 타아게트(target) 및 웨이퍼의 위치관계를 나타낸 도면.
제 10b 도 및 제 10c 도는 각각 제 10a 도의 웨이퍼의 중앙부에 위치하는 홈 및 중앙부에서 떨어진 위치에 있는 홈에 알루미늄층을 퇴적시킨 경우의 시뮬레이션 결과를 나타낸 도면.
제 11a∼11c 도는 종래의 형상 시뮬레이션 방법을 나타낸 개념도.
제 12a∼12f 도는 스트링, 모델에 있어서 특이점 처리를 나타낸 도면.
제 13a∼13c 도는 스트링, 모델에서 디포지션을 한 때의 문제점을 나타낸 도면.
제 13d 도는 디포지션한 때의 바른 형상을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
111,114:접속점 112,122,123,124:선분
113:셀 125,136:루프
132:凹부분 133:산화물
(도면중 동일부호는 동일 또는 상당부분을 나타냄)
이 발명은, 형상 시뮬레이션방법에 관한 것으로, 특히 LSI등의 반도체장치의 가공형상을 시뮬레이션하는 방법에 관한 것이다.
제 11a∼11c 도는, "Line-Profile Resist Development Simulation Techniques" : R.E JEWETT etc. ; Polymer Engineering and Scence, Juen 1977, Vol. 17, No.6, P. 381∼384에 개시되어 있는 종래의 형상표현 모델의 개념도이고, 제 11a 도는 스트링, 도멜, 제 11b 도는 셀, 리무버, 모델, 제 11c 도는 레이, 트레이싱, 모델을 각각 표시하고 있다.
제 11a 도의 스트링, 모델에서는, 물질의 형상을 상호 접속점(스트링, 포인트)(111)으로 접속된 짧은 선분(스트링, 세그멘트)(112)을 사용하여 표시하고, 각 선분(112)을 미소시간 마다 이동시키어 물질형상의 시간 변화를 표현한다.
일반적으로, 상호 인접하는 2개의 선분(112)에 의하여 형성된 각도의 2등분선의 방향으로 접속점(111)이 이동하도록 선분(112)의 이동이 행하여 진다.
제 11b 도의 셀, 리무버, 모델에서는, 물질형상을 작은 직방체셀(113)로 표시하고, 셀(113)을 추가하기도 하고 삭제하는 것에 의하여 형상의 시간변화를 표현한다.
이 모델에 있어서는, 예를들면(i,j,k)의 셀(113)을 0(진공), 1(실리콘) 및 2(산화물)중의 어느것인가의 인덱스를 붙이어 기억하는 것에 의하여, 전(前)공정까지의 물질형상을 단순하거나 알기 쉽게 기억하는 것을 할 수 있다.
더구나, 제 11c 도의 레이 트레이싱, 모델에서는 스트링, 모델과 마찬가지로, 물질의 형상을 상호 접속점(114)에서 접속된 짧은 선분(115)을 사용하여 표시하지만, 접속점(114)은 광성이 진전하는 방향으로 이동한다.
그러나, 스트링, 모델 및 레이 트레이싱, 모델에서는, 제 12a 도에 표시하는 것과 같은 지나치게 긴 선분(121)이 발생하면 제 12b 도와 같이 이것을 2개의 선분(122) 및 (123)으로 분할하기도 하고, 제 12c 도에 표시하는 것과 같이 지나치게 짧은 선분(124) 혹은 제 12e 도에 표시하는 것과 같은 루프(125)가 발생하면 제 12d 도 혹은 제 12f 도와 같이 이것을 삭제하는 특이점처리가 미소시간경과 마다 필요하게 된다.
이 처리는 3차원형상을 계산하는 경우에는 대단히 복잡하게 되고 계산시간이 길어지게 되는 문제점이 있다. 또, 이것들의 모델에서는 1차원의 근사를 사용하고 있으므로, 입자량이 변화하는 에칭(etching) 혹은 디포지션(deposition)을 정확히 시뮬레이션(simulate)하는 것은 극히 곤란하다.
더구나, 이것들의 스트링, 모델 및 레이 트레이싱, 모델에서는 형상의 기억방법이 어렵다고 하는 문제점도 있다.
예를 들면, 제 13a 도에 표시하는 것과 같이, 실리콘(131)이 凹부분(132)내에 산화물(133)을 퇴적시킨 때에, 퇴적이 진전되어 제 13b 도와 같이 산화물(133) 표면의 선분(134) 및(135)가 교차하는 경우, 이것에 의하여 형성된 루프(136)를 상술한 특이점처리에 의하여 제 13c 도와 같이 삭제하면, 필요한 선분까지 소거해 버리고, 제 13d 도와 같이 구멍을 갖는 실제의 형상으로부터 동떨어지게 되어 구멍을 갖지 않게 된다.
한편, 셀, 리무버, 모델에서는, 경사진 면이 없기 때문에 형상이 계단모양으로 되고, 특히 3차원 형상의 시뮬레이션을 고정도(高精度)로 행하기 위하여 셀수가 대단히 크게 되고, 계산 시간이 증대한다고 하는 문제점이 있다.
이 발명은 이와 같은 문제점을 해소하기 위한 것으로, 고정도 또는 고속도로 3차원형상을 시뮬레이트할 수 있는 것을 목적으로 한다.
이 발명에 관한 형상 시뮬레이션방법은, 해석영역을 복수의 셀로 분할하고, 각 셀마다 물질초기의 체적율을 정의하여, 각 셀에 있어서 물질입자의 유입량 및 유출량을 미소시간경과 마다로 산출하여, 산출된 유입량 및 유출량에 의한 각 셀에 있어서의 물질의 체적율을 미소시간경과마다 산출하여, 소정값의 체적율을 가지는 등 체적율면에 의하여 물질의 형상을 시뮬레이트하는 방법이다.
이 발명에 있어서는, 각 셀의 미소시간경과 마다의 물질입자의 유입량 및 유출량으로 그의 셀에 있어서 물질의 체적율을 산출하고, 등(等)체적율 면에 의하여 물질의 형성을 시뮬레이트한다.
이하, 이 발명의 실시예를 첨부도면에 의거하여 설명한다.
제 1 도는 이 발명의 1실시예에 따른 형상 시뮬레이션방법을 나타낸 플로챠트도이다.
우선, 스텝 SI에서 프로세스 파라메터(process parameter)를 입력한다.
다음에, 스텝 S2에서 해석영역을 복수의 직방체셀로 분할한다. 각 셀은, x방향을 i, y방향을 j, z방향을 k로서 (i,j,k)로 나타내는 것으로 한다. 계속하여 스텝 S3에서 처리공정이 판별되어, 디포지션 공정이면 스텝 S4로 진전되어 디포지션 계산이 행하여지고 에칭공정이면 스텝 S5로 진전되어 에칭계산이 행하여진다.
이것들의 스텝 S4 및 S5에서는, 디포지션공정 혹은 에칭공정 종료시에 있어서 각 셀의 물질의 체적율이 산출된다. 그후, 스텝 S6에서 각 셀에 있어서 체적율이 기억되어 필요에 따라 스텝 S7에서 소정의 체적율을 가지는 등 체적율면적에 의하여 물질의 형상이 표시된다.
스텝 S3∼S7은 스텝 S8에서 일련의 공정이 모두 종료한다고 판정될 때까지 반복된다. 여기에서, 스텝 S4에 있어서 디포지션 계산의 플로챠트를 제 2 도에 표시한다.
이하, 이 제 2 도를 참조하여, 디포지션 계산방법을 구체적으로 설명한다.
제 3a 도는 디포지션 공정전의 상태를 x-z 2차원단면으로 표시한 것으로, 해석영역이 복수의 직방체셀(i,j,k)로 분할되어 있다. 각 셀내의 숫자는 그의 셀에 존재하는 물질의 체적율 Ct(i,j,k)를 표시하고 있다.
우선, 제 2 도의 스텝 S11에서 표면셀을 도출한다.
이 표면셀은 어떤 셀(i,j,k) 주위의 셀의 체적율 Ct(i±1,j,k), Ct(i,j,±1,k) 및 Ct(i,j,k±1)의 내에 0.5 미만의 것이 존재할 때, 그의 셀(i,j,k)를 표면셀로 한다.
단, 체적율 0.5 미만의 셀은 표면셀이라고 하지 않는다.
제 3a 도에서는 빗금친 셀이 표면셀로 된다.
다음에, 스텝 S12에서 디포지션의 종류의 판별을 행하고, 스퍼터 디포지션(sputter deposition)의 경우는, 스텝(S13)에서 타아게트와 웨이퍼와의 위치관계 및 입체각에서 디포지션 속도를 산출하고, 등방적 디포지션의 경우는 스텝 S14에서 입체각으로 디포지션 속도를 산출한다.
그리고, 디포지션 속도에서, 퇴적된 물질 X가 표면셀(i,j,k)의 면을 통하여 이 셀내에 단위시간으로 유입하는 체적율 Rijk를 구한다.
더구나, 스텝 S15에서 미소시간 Δt초후의 셀(i,j,k)의 모든물질의 체적율 Ct+Δt(i,j,k)을 다음식에 의거하여 계산한다.
Ct+Δt(i,j,k)=Ct(i,j,k)+Rijk=Δt
각 셀의 Δt초후의 체적율을 제 3b 도에 표시한다.
이와 마찬가지로 미소시간 Δt초후의 셀(i,j,k)의 물질 X만의 체적율 Cxt-Δt(i,j,k)은,
Cxt-Δt(i,j,k)=Cxt(i,j,k)+Rijk·Δt
가 된다.
그후, 스텝 S16에서 각 셀의 체적율을 조정하는 처리를 행한다.
즉, 제 3b 도에 동그라미표시를 한 셀(i=1,k=2) 및 (i=2,k=3)과 같이 모든 물질의 체적율이 1을 초과한 경우에는, 그의 셀(i,j,k)의 주위의 셀(i=±1,j,k,), (i,j±1,k) 및 (i,j,k±1)의 중 체적율이 0.5 이하의 셀 α,β,γ…과 셀(i,j,k)의 접한 면의 면적을 Sα,Sβ,Sγ…로서,
Ct+Δt(i,j,k) ← 1
Ct+Δt(α) ← Ct+Δt(α)+ηSα/(Sα+Sβ+Sγ+…)
Ct+Δt(β) ← Ct+Δt(β)+ηSβ/(Sα+Sβ+Sγ+…)
Ct+Δt(γ) ← Ct+Δt(γ)+ηSγ/(Sα+Sβ+Sγ+…)
로 한다. 단,
n = Ct+Δt(i,j,k) - 1
이다.
이와 마찬가지로, 물질 X에 관하여,
Cxt+Δt(i,j,k) = Cxt+Δt(i,j,k) - η
Cxt+Δt(α) ← Cxt+Δt(α)+ηSα/(Sα+Sβ+Sγ+…)
Cxt+Δt(β) ← Cxt+Δt(β)+ηSβ/(Sα+Sβ+Sγ+…)
Cxt+Δt(γ) ← Cxt+Δt(γ)+ηSγ/(Sα+Sβ+Sγ+…)
로 한다.
이와같은 조정처리를 행하면 모든 물질의 체적율은 제 3c 도와 같이 된다.
이상의 일련의 스텝 S11∼S16은 스텝 S17 및 S18에서 디포지션 시간 t0이 경과한 것으로 판정될 때까지 미소시간 Δt마다 행하여진다.
더욱, 예를들면 해석영역에 3개의 물질 X1, X2및 X3가 혼재한 경우에는 제 4a∼4c 도에 각각 표시한 각 물질 X1, X2및 X3의 셀(i,j,k)에 있어서 체적율 CX1(i,j,k), CX2(i,j,k) 및 CX3(i,j,k)를 가산한 것이, 제 4d 도에 각각 표시한 모든 물질의 체적율 C(i,j,k)로 된다.
제 1 도의 스텝 S5에 있어서 에칭계산의 플로챠트도를 제 5 도로 표시한다.
이하, 이 제 5 도를 참조하여, 에칭계산의 방법을 구체적으로 설명한다.
제 6a 도는 에칭공정전의 상태를 x-z 2차원 단면도로 표시한 것으로 해석영역이 복수의 직방체 셀(i,j,k)로 분할되어 있다.
우선, 제 5 도의 스텝 S21에서 표면셀을 도출한다.
이 표면셀은, 어떤 (i,j,k)의 체적율 Ct(i,j,k)이 Ct(i,j,k) 〉0으로 또한 주위의 셀의 체적율 Ct(i±1,j,k), Ct(i,j±1,k) 및 Ct(i,j,k±1)의 내에 0의 것이 존재할 때, 그의 셀(i,j,k)을 표면셀로 한다.
제 6a 도에서는 사선을 행한 셀이 표면셀로 된다.
다음에, 스텝 S22에서 처리의 종류의 판별을 행하고, 전사의 경우는 스텝 S23에서 광감도 및 감광제분포의 계산을 행하고, 계속하여 스텝 S24에서 현상속도를 산출한 후, 스텝 S25에서 표면적으로 단위시간의 유출량을 계산한다. 스텝 S22에서 직접 스텝 S25로 진전되어 유출량을 계산한다.
더욱 이방성 에칭의 경우는, 스텝 S26에서 에찬트(etchant)의 각도분산 및 입체각에서 단위시간의 유출량을 계산한다.
그리고, 스텝 S25 혹은 S26에서 계산된 유출량에서, 에칭된 물질 X가 표면셀(i,j,k)의 면을 통하여 이 셀에서 단위시간으로 유출하는 체적율 Rijk를 구한다.
또한, 스텝 S27에서 미소시간 Δt초후의 셀(i,j,k)의 물질 X의 체적율 Cxt+Δt(i,j,k)을 다음식에 의거하여 계산한다.
Cxt+Δt(i,j,k) = Ctx(i,j,k) - Rijk·Δt
각 셀의 Δt초후의 체적율을 제 6b 도에 표시한다.
그후, 스텝 S28에서 각 셀의 체적율을 조정하는 처리를 한다.
즉, 제 6b 도에 동그라미 표시를 한 셀(i=2, k=2)과 같이, Cxt+Δt(i,j,k) 〈 0이 된 경우에는, 그의 셀(i,j,k) 주위의 셀(i=±1,j,k,), (i,j±1,k) 및 (i,j,k±1)중 물질 X의 체적율이 0.5 이상의 셀 α,β,γ,…과 셀(i,j,k)이 접한 면의 면적율 Sα,Sβ,Sγ…로서,
Cxt+Δt(i,j,k) ← 0
Cxt+Δt(α) ← Cxt+Δt(α)+ηSα/(Sα+Sβ+Sγ+…)
Cxt+Δt(β) ← Cxt+Δt(β)+ηSβ/(Sα+Sβ+Sγ+…)
Cxt+Δt(γ) ← Cxt+Δt(γ)+ηSγ/(Sα+Sβ+Sγ+…)
로 한다. 단,
n = -Cxt+Δt(i,j,k) 〉0
이고, 상기 식에 의하여 셀 α,βγ…의 체적율이 부(負)로 된 경우에는, 그의 셀의 체적율을 0으로 한다.
이와같은 조정처리를 행하면 모든 물질의 체적율은 6c 도와 같이 된다.
해석영역에 복수의 물질 X1,X2,X3…이 혼재한 경우에는, 각 물질에 관하여 이상의 처리를 행하고, 셀(i,j,k)에 있어서 각 물질 X1,X2,X3…의 체적율 Cx1(i,j,k), Cx2(i,j,k), Cx3(i,j,k)…을 가산한 값을 모든 물질의 체적율 Cxt+Δt(i,j,k)로 한다.
이상의 일련의 스텝 S21∼S28은 스텝 S29 및 S30으로 에칭시간 t0이 경과한 것으로 판정될 때까지 미소시간 Δt마다 행하여진다.
더욱, 상술한 디포지션 계산 및 에칭계산에 있어서 미쇠간 Δt는, 단위시간에 유입 혹은 유출하는 체적율 Rijk의 최대값을 Rmax로 할 때,
Δt = 1/2·Rmax
로 하는 것이 바람직스럽다.
단, 디포지션시간 혹은 에칭시간 t0의 최후의 타임스텝의 시간간격 Δtend은,
Δtend= t0- n·Δt
로 할 필요가 있다.
이상과 같이 하여 디포지션공정 혹은 에칭공정 종료 후의 체적율이 산출되어, 제 1 도의 스텝 S6에서 도면에 표시하고 있지 않는 파일 등에 기억되면, 계속하여 스텝 S7로 체적율에서 물질형상의 표시가 행하여진다.
이때, 각 셀(i,j,k)에 있어서 체적율 C(i,j,k)는 선형 보간에 의하여 근사되어, 예를들면 C(i,j,k) = 0.5의 등체적율면에 의한 물질형상이 표현된다.
제 7a 도 및 제 7b 도에 형상표시의 일예를 표시한다.
제 7a 도에 표시하는 각 셀의 체적율을 보간 근사하여 체적율 0.5의 면을 표시하는 것에 의하여, 제 7b 도에 표시하는 것과 같은 물질의 형상이 얻어진다.
다음에, 제 2 도의 스텝 S13,S14 및 제 5 도의 스텝 S26으로 사용된 입체각의 계산방법의 일예를 이하에 설명한다.
우선, 셀(i,j,k)에는 6개의 면이 있고, 각 면에 입사하는 물질량 즉 입자수를 계산할 필요가 있다. 셀 하나의 면에 입사하는 입자수를 계산한 경우, 제 8a 도 및 제 8b 도에 표시하는 것과 같이, 그이 면의 중심점 0을 시점으로 하는 벡터 V=(Vx, Vy, Vz)를 정한다.
단,
Vx= sinθ·cosψ
Vy= sinθ·sinψ
Vz= -cosθ
0≤θ≤π/2
0≤ψ≤2π
이다. 이때, 미소입체각 ΔΩ는
ΔΩ = sinθdψdθ
로 주어진다.
θ방향의 분할수를 Nθ, ψ방향의 분할수를 Nψ로 하면,
θ=π(I-1/2)2Nθ
ψ=2π(J-1/2)/Nψ
로 된다. 단,
1INθ
1JNψ
이다.
이 벡터 V가 물질로 층진된 다른 셀을 통할 때는, 그 방향에서 입자는 입사(入射)할 수 없다.
여기에서 벡터 V가 어느 셀을 통하는 것을 보기 시작한다. 비교적 계산시간이 짧은 방향의 하나를 이하로 표시한다.
우선, 제 8c 도와 같이, xy평면을 4개의 영역 R1∼R4로 분할하여, 벡터 V가 통과하는 셀이 어느 영역에 존재하는가를 판별한다. 여기에서는, 어느 영역에 존재하는가를 판별한다. 여기에서는, 셀이 영역 R1에 존재하는 경우에 관하여 설명한다.
즉, Vx〉0, Vy〉0, Vz〈 0으로부터, 셀(i,j,k)의 다음에 통과하는 셀을 (u,v,m)으로 하면,
u≥i,v≥j,w≤k
가 성립한다.
더구나, 입자의 시점을 r0(x0,y0,z0)로 하여, 벡터 V를 입자의 속도로 고르면, t초후의 입자의 위치 r=(x,y,z)은
r=V·t+r0
x=Vx·t+x0
y=Vy·t+y0
z=Vz·t+z0
로 주어진다.
또, 제 8d 도 및 제 8e 도에서 표시하는 것과 같이, 인접하는 셀의 경계부의 좌표를 BS(i), BY(j), BZ(k)등으로 표시하면, 입자가 셀(i,j,k)의 경계부 BX(i+1), BY(j+1), BZ(k)를 통과하는 시각은 각각,
tx(i+1) = [BX(i+1)-x0]/Vx
ty(j+1) = [BY(j+1)-y0]/Vy
tz(k) = [BZ(k)-z0]/Vz
로 표시된다.
제 8d 도 및 제 8e 도에 표시한 예는,
tz(k)〈 ty(j+1)〈 tx(i+1)
에서, 0〈 t〈 tx(i+1)의 시각 t에서는 x방향의 셀번호는 i이고, 0〈 t〈 ty(j+1)의 시각 t에서는 y방향의 셀번호는 j이다.
그래서, 시각 t가 ty(j+1)로 될 때까지 z방향의 셀 경계좌표를 BZ(k-1), BZ(k-2), …로 움직이고 시각 t가 ty(j+1)를 넘는다면 이번에는 y방향의 셀경계좌표를 하나로 움직이게 하고 tx(i+1)과 ty(j+1)를 비교한다.
각 셀의 경계부를 통과하는 시각 tx, ty, tz를 수치선위에 표시하면, 제 8f 도와 같이 된다.
이 제 8f 도에서, 벡터 V가 통과하는 셀은,
(i,j,k-1), (i,j,k-2), (i,j+1,k-2)
(i,j+1,k-3), (i,j+2,k-3), (i,j+2,k-4)
(i,j+3,k-4), (i+1,j+3,k-4), (i+1,j+3,k-5)
라고 하는 것과 같이, 동시각(同時刻)에 위치하는 x,y,z방향의 셀번호를 기입하면 좋은 것을 안다.
단, 이 경우, tx,ty및 tz의 각 주기의 대소를 고려하여, 우선 tz를 움직이고, 계속하여, ty더욱이 tx를 움직이게 하여 동시각으로 위치하는 셀번호를 조사하는 것이 바람직스럽다.
또, 물질이 충진된 셀중 가장 높은 위치에 있는 셀, 즉 z좌표가 가장 작은 셀을 판별하여 이 셀에서 윗쪽(-z축방향)에 있는 셀에 관하여는 입체각의 판단에 관하여 고려하지 않도록 한다.
이것에 의하여 더욱 계산시간의 단축이 행하여진다.
제 9a∼9e 도에 이 발명에 의한 연속공정이 형상 시뮬레이션의 예를 표시한다.
이 시뮬레이션은, ① 레지스트 현상, ② 등방성 에칭, ③ 이방성 에칭, ④ 레지스트 제거 및 ⑤ 스퍼터디포지션을 연속하는 것에 의하여 콘택홀(contact hole)의 형성 및 알루미늄층의 형성예이다.
① 레지스트 현상
제 9a 도에 있어서, 1㎛×㎛의 구형마스크를 사용한 때의 두께 d1=1㎛의 레지스트(91)표면에 있어서 광감도 분포를 계산하고, 다음에 레지스트(91)중에서의 감광제농도를 계산하여, 감광제 농도에서 현상속도를 산출한다.
이것에 의하여, 셀마다 현상속도(에칭속도)가 결정된다. 이 레지스트현상의 시뮬레이션에서는, 두께 d2=1㎛의 SiO2기판(92)에서의 반사광에 의한 간섭효과가 명확히 시뮬레이트된다.
② 등방성 에칭
제 9b 도에 표시한 등방성 에칭에서는, SiO2기판(92)만이 에칭되는 것으로 하여, 표면셀의 면적에 의한 셀에서 유출하는 SiO2의 양을 계산할 것이다.
③ 이방성 에칭
제 9c 도에 표시하는 이방성 에칭에서는, 에찬트가 윗쪽에서 연직 아랫쪽으로 향하여 진전한 것으로 SiO2기판(92)의 에칭을 시뮬레이트한다.
④ 레지스트 제거
제 9d 도에 있어서는, 레지스트(91)를 등방성 에칭에 의하여 전부제거했다.
⑤ 스퍼터 디포지션
제 9e 도에 있어서는 웨이퍼의 중앙부에서 콘택홀이 존재한 것으로 하여, 알루미늄의 표면확산효과를 조립하여 알루미늄층(93)의 형성을 시뮬레이트한다.
제 10a 도에 상기의 스퍼터디포지션의 시뮬레이션에서 사용한 타아게트(94) 및 웨이퍼(95)의 위치관계를 표시한다.
타아게트(94)는 직경 300㎜의 원판형상을 가지고, 그의 중심에서 거리 d3=50㎜ 떨어진 폭 d4=90㎜의 에로젼 에리어(erosion area)(94a)가 형성되어 있다. 타아게트(94)의 아랫쪽 d5=85㎜의 위치에 직경 150㎜의 웨이퍼(95)가 위치하고 있다.
더욱, 상기의 스퍼터 디포지션의 시뮬레이션에서는 콘택홀이 웨이퍼의 중앙부에 위치하는 것으로 하지만, 제 10a 도에 표시하는 (95)의 중앙부에 위치하는 홈(95a)과 중앙부에서 거리 d6=50㎜ 떨어진 위치에 있는 홈(95b)에 알루미늄층(93)을 퇴적시킨 경우의 시뮬레이션 결과를 각각 제 10b 도 및 제 10c 도에 표시한다.
이것들의 홈은 동시에 폭 2㎛, 깊이 2㎛의 것이다. 웨이퍼(95)의 중앙부의 홈(95a)에서는 좌우대칭으로 알루미늄층(93)이 형성되어 있지만, 웨이퍼(95)의 중심에서 떨어진 홈(95b)에서는 알루미늄층(93)이 비대칭으로 형성되어 있는 것이 명확하게 시뮬레이트되어 있다.
더욱, 상기의 실시예에는, 직교 메쉬(mesh)계를 사용하지만, 해석영역을 3각형 혹은 다각형의 셀로 분할하는 것도 할 수 있다.
이상 설명한 바와같이, 이 발명에 관한 형상 시뮬레이션방법은, 해석영역을 복수의 셀로 분할하여, 각 셀마다 물질의 초기의 체적율을 정의하여, 각 셀에 있어서 물질입자의 유입량 및 유출량을 미소시간 경과마다 산출하고, 산출된 유입량 및 유출량에 의하여 각 셀에 있어서 물질의 체적율을 미소시간 경과마다 산출하여, 소정값의 체적율을 가진 동체적율면에 의하여 물질의 형상을 시뮬레이트하므로, 3차원형상을 고정도로 하거나 고속으로 시뮬레이트하는 것이 가능하다.

Claims (2)

  1. 해석영역을 복수의 셀로 분할하고, 각 셀마다에 물질의 초기의 체적율을 정의하고, 각 셀에 있어서 물질입자의 유입량 및 유출량을 미소시간경과마다 산출하고, 산출된 유입량 및 유출량에 의하여 각 셀에 있어서 물질의 체적율을 미소시간경과마다 산출하여, 소정값의 체적율을 가진 등체적율면에 의한 물질의 형상을 시뮬레이트 하는 것을 특징으로 하는 형상 시뮬레이션방법.
  2. 제 1 항에 있어서, 각 셀마다로 산출된 체적율을 보간근사하는 것을 특징으로 하는 형상 시뮬레이션방법.
KR1019910016481A 1990-09-26 1991-09-20 형상 시뮬레이션(Simulation)방법 KR940010503B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1990-254113 1990-09-26
JP2254113A JP2507696B2 (ja) 1990-09-26 1990-09-26 形状シミュレ―ション方法

Publications (2)

Publication Number Publication Date
KR920007107A KR920007107A (ko) 1992-04-28
KR940010503B1 true KR940010503B1 (ko) 1994-10-24

Family

ID=17260408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910016481A KR940010503B1 (ko) 1990-09-26 1991-09-20 형상 시뮬레이션(Simulation)방법

Country Status (5)

Country Link
US (1) US5293557A (ko)
JP (1) JP2507696B2 (ko)
KR (1) KR940010503B1 (ko)
CN (1) CN1034699C (ko)
DE (1) DE4132102A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2851447B2 (ja) * 1991-03-08 1999-01-27 三菱電機株式会社 形状シミュレーション方法
US5812435A (en) * 1993-09-21 1998-09-22 Mitsubishi Denki Kabushiki Kaisha Shape simulation method allowing simulation of processed shape during steps of manufacturing a semiconductor device in a short period of time
JP3526909B2 (ja) * 1993-09-21 2004-05-17 株式会社ルネサステクノロジ 形状シミュレーション方法
US6138052A (en) * 1997-02-10 2000-10-24 Betalaser Mike, Inc. Product forming apparatus having computer-based device for non-contact gauging of a product size
JPH1187197A (ja) * 1997-09-14 1999-03-30 Toshiba Corp シミュレーション方法及びこの方法を実施するシミュレーション装置
US6091845A (en) 1998-02-24 2000-07-18 Micron Technology, Inc. Inspection technique of photomask
KR100280555B1 (ko) * 1999-01-27 2001-01-15 김영환 모디파이드 셀 모델을 이용한 식각 및 증착 모사방법
SE0101984D0 (sv) 2001-05-31 2001-05-31 Skf Ab A device, computer program product and method for indicating a function deviation of one or more details of manufacturing equipment using frequency component analyses
EP1670615B1 (en) * 2003-08-26 2011-05-25 Ormond LLC Cnc abrasive fluid-jet milling
WO2006098034A1 (ja) 2005-03-17 2006-09-21 Fujitsu Limited シミュレーション装置,シミュレーション方法,シミュレーション用プログラムおよび同プログラムを記録したコンピュータ読取可能な記録媒体
JP6089590B2 (ja) * 2012-10-30 2017-03-08 大日本印刷株式会社 形状変化シミュレーション装置および方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UST944007I4 (ko) * 1973-08-27 1976-03-02
US4534003A (en) * 1981-08-24 1985-08-06 At&T Bell Laboratories Optimized reaction injection molding
US4463380A (en) * 1981-09-25 1984-07-31 Vought Corporation Image processing system
US4882763A (en) * 1984-12-31 1989-11-21 The Standard Oil Company Method of making a rock-pore micromodel involving generation of an accurate and reliable template image of an actual reservoir rock pore system
US4821214A (en) * 1986-04-17 1989-04-11 Brigham Young University Computer graphics method for changing the shape of a geometric model using free-form deformation
US4785399A (en) * 1987-03-03 1988-11-15 International Business Machines Corporation Shaping geometric objects by cumulative translational sweeps
JPH0616475B2 (ja) * 1987-04-03 1994-03-02 三菱電機株式会社 物品の製造システム及び物品の製造方法
DE3830570A1 (de) * 1987-09-08 1989-03-16 Toshiba Machine Co Ltd Berechnungsverfahren fuer die stroemungsanalyse beim spritzgiessen
JPH01141021A (ja) * 1987-11-27 1989-06-02 Toshiba Mach Co Ltd 溶融材料の金型成形における流動解析結果の表示方法
US5031127A (en) * 1987-11-27 1991-07-09 Toshiba Machine Co., Ltd. Molten injection-molding method
US5067101A (en) * 1988-11-29 1991-11-19 Mitsubishi Denki Kabushiki Kaisha Topography simulation method
US5070469A (en) * 1988-11-29 1991-12-03 Mitsubishi Denki Kabushiki Kaisha Topography simulation method
US5071597A (en) * 1989-06-02 1991-12-10 American Bank Note Holographics, Inc. Plastic molding of articles including a hologram or other microstructure

Also Published As

Publication number Publication date
JPH04133326A (ja) 1992-05-07
DE4132102A1 (de) 1992-04-09
CN1060167A (zh) 1992-04-08
JP2507696B2 (ja) 1996-06-12
CN1034699C (zh) 1997-04-23
US5293557A (en) 1994-03-08
KR920007107A (ko) 1992-04-28

Similar Documents

Publication Publication Date Title
KR940010503B1 (ko) 형상 시뮬레이션(Simulation)방법
Oh et al. Computations of high-speed, high Knudsen number microchannel flows
US5471403A (en) Method for predicting the three-dimensional topography of surfaces of semiconductor devices after reflow processing
US4969116A (en) Method of generating discretization grid for finite-difference simulation
JP2001522111A (ja) Icレイアウトにおけるポリゴン表現
KR100572940B1 (ko) 모니터 방법, 노광 방법, 반도체 디바이스의 제조 방법,에칭 방법 및 노광 처리 장치
US5307296A (en) Semiconductor workpiece topography prediction method
JPH11501145A (ja) サブミクロン次元基準器の製作及び使用
Fujinaga et al. 3-D topography simulator (3-D MULSS) based on a physical description of material topography
JPH08136236A (ja) 形状シミュレーション方法
Bar et al. 3-D simulation of LPCVD using segment-based topography discretization
US7363205B2 (en) Topology simulation system, topology simulation method, and computer product
JP3526909B2 (ja) 形状シミュレーション方法
Hubbard MEMS design: The geometry of silicon micromachining
US5815684A (en) Configuration simulating method employing string model for simulating layer configuration of silicon wafer
Gosálvez et al. Fluctuations during anisotropic etching: local recalibration and application to Si {110}
JP3298187B2 (ja) 形状シミュレーション方法及び半導体素子製造方法
JP2881359B2 (ja) 流れ場データからの流跡表示方法
JPH0621784B2 (ja) パタ−ン形状評価装置
JPH10326756A (ja) 形状シミュレーション方法
Strasser et al. Accurate simulation of pattern transfer processes using Minkowski operations
JP2002305191A (ja) 形状シミュレーション方法
JPH0444312A (ja) レジスト形状のシュミレーション方法
Zhao et al. 2D Analysis and simulation of quartz crystal etch penetration by revisiting a previous geometric method
JP2002140655A (ja) 半導体ウエハの平坦化シミュレーション

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071010

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee