KR100572940B1 - 모니터 방법, 노광 방법, 반도체 디바이스의 제조 방법,에칭 방법 및 노광 처리 장치 - Google Patents

모니터 방법, 노광 방법, 반도체 디바이스의 제조 방법,에칭 방법 및 노광 처리 장치 Download PDF

Info

Publication number
KR100572940B1
KR100572940B1 KR1020030018816A KR20030018816A KR100572940B1 KR 100572940 B1 KR100572940 B1 KR 100572940B1 KR 1020030018816 A KR1020030018816 A KR 1020030018816A KR 20030018816 A KR20030018816 A KR 20030018816A KR 100572940 B1 KR100572940 B1 KR 100572940B1
Authority
KR
South Korea
Prior art keywords
exposure
pattern
monitor
base film
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030018816A
Other languages
English (en)
Other versions
KR20030077465A (ko
Inventor
아사노마사후미
고미네노부히로
이노우에소이찌
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030077465A publication Critical patent/KR20030077465A/ko
Application granted granted Critical
Publication of KR100572940B1 publication Critical patent/KR100572940B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

본원 발명은 미세한 패턴 가공 치수를 고정밀도로 측정할 수 있는 모니터 방법을 제공한다. 기초막(2) 상에, 적어도 한 변이 기초막(2)의 표면에 대하여 경사진 경사 측벽(20)을 갖는 모니터 레지스터 패턴(13)을 형성하고, 경사 측벽(20)이 기초막과 교차하는 방향으로 직교하는 방향의 모니터 레지스트 패턴(13)의 폭을 측정하는 단계와, 모니터 레지스트 패턴(13)을 마스크로 하여, 기초막(2)을 선택적으로 에칭하여 모니터 기초막 패턴(12)을 형성하고, 경사 측벽(20)이 기초막과 교차하는 방향으로 직교하는 방향의 모니터 기초막 패턴(12)의 폭을 측정하는 단계와, 모니터 레지스트 패턴(13)의 폭과 모니터 기초막 패턴(12)의 폭의 차로부터 어긋남폭 Δs를 얻는 단계를 포함하는 모니터 방법이다.
기초막, 모니터 레지스트, 노광 모니터 패턴, 어긋남폭, 실효 노광량, 노광량

Description

모니터 방법, 노광 방법, 반도체 디바이스의 제조 방법, 에칭 방법 및 노광 처리 장치{MONITORING METHOD, EXPOSURE METHOD, METHOD OF MANUFACTURING SEMOCONDUCTOR DEVICE, ETCHING METHOD AND EXPOSURE PROCESSING APPARATUS}
도 1은 본 발명의 제1 실시 형태에 따른 모니터 방법에 이용하는 반도체 기판의 일례를 도시하는 단면도.
도 2는 본 발명의 제1 실시 형태에 따른 모니터 방법에 이용하는 노광 장치의 개략적인 구성도.
도 3은 본 발명의 제1 실시 형태에 따른 모니터 방법의 설명을 위한 레지스트의 노광량에 대한 잔막 특성을 도시하는 도면.
도 4는 본 발명의 제1 실시 형태에 따른 모니터 방법의 설명을 위한 도면으로, (a) 레티클의 단면도, (b) 노광광의 투과 특성을 도시하는 도면, 및 (c) 형성되는 레지스트 패턴의 단면도의 일례.
도 5는 본 발명의 제1 실시 형태에 따른 모니터 방법의 설명을 위해 이용하는 레티클의 예를 도시하는 단면도.
도 6은 본 발명의 제1 실시 형태에 따른 모니터 방법의 설명을 위한 노광 방법의 일례를 도시하는 도면.
도 7은 본 발명의 제1 실시 형태에 따른 모니터 방법의 설명을 위한 레티클 의 개구부에 대한 노광광의 투과 특성의 일례를 도시하는 도면.
도 8은 본 발명의 제1 실시 형태에 따른 모니터 방법에 이용하는 레티클의 일례를 도시하는 도면으로, (a) 평면도 및 (b) 단면도.
도 9는 본 발명의 제1 실시 형태에 따른 모니터 방법을 설명하는 도면으로, (a) 레티클의 단면도, (b) 노광광의 투과 특성을 도시하는 도면 및 (c) 형성되는 모니터 레지스트 패턴의 단면도의 일례.
도 10은 본 발명의 제1 실시 형태에 따른 모니터 방법에 의한 어긋남폭의 경사 측벽 각도에 대한 관계를 도시하는 도면.
도 11은 본 발명의 제1 실시 형태에 따른 모니터 방법을 설명하기 위한 공정 단면도의 일례.
도 12는 본 발명의 제1 실시 형태에 따른 모니터 방법에 이용하는 레티클의 단면도의 일례.
도 13은 본 발명의 제1 실시 형태에 따른 모니터 방법을 설명하는 공정에서 얻어지는 (a) 모니터 레지스트 패턴, 및 (b) 모니터 기초막 패턴의 단면도의 일례.
도 14는 도 2의 노광 장치에 의한 반도체 기판의 노광 샷 위치를 도시하는 도면.
도 15는 본 발명의 제1 실시 형태에 따른 모니터 방법에 의한, (a) 라인/스페이스 기초막 패턴의 시프트폭, 및 (b) 모니터 기초막 패턴의 어긋남폭의 분포의 일례를 도시하는 도면.
도 16은 본 발명의 제1 실시 형태의 변형예에 따른 모니터 방법의 설명을 위 한 레티클의 일례를 도시하는 도면.
도 17은 본 발명의 제1 실시 형태의 변형예에 따른 모니터 방법에 의해 얻어지는 (a) 모니터 레지스트 패턴 및 (b) 모니터 기초막 패턴의 평면도의 일례.
도 18은 본 발명의 제1 실시 형태의 변형예에 따른 모니터 방법에 의해 얻어지는 (a) 모니터 레지스트 패턴 및 (b) 모니터 기초 패턴의 단면도의 일례.
도 19는 본 발명의 제2 실시 형태에 따른 모니터 방법의 설명을 위해 이용하는 위치 어긋남 모니터 패턴의 일례를 도시하는 평면도.
도 20은 본 발명의 제2 실시 형태에 따른 모니터 방법을 설명하기 위한 공정 단면도의 일례.
도 21은 본 발명의 제2 실시 형태에 따른 모니터 방법에 이용하는 레티클의 단면도의 일례.
도 22는 본 발명의 제2 실시 형태에 따른 모니터 방법을 설명하는 공정에서 얻어지는 (a) 모니터 레지스트 패턴 및 (b) 모니터 기초막 패턴의 단면도의 일례.
도 23은 본 발명의 제2 실시 형태에 따른 모니터 방법에 의해 얻어지는 (a) 위치 어긋남 모니터 레지스트 패턴 및 (b) 위치 어긋남 모니터 기초막 패턴의 평면도의 일례.
도 24는 본 발명의 제2 실시 형태에 따른 모니터 방법의 설명을 위해 이용하는 위치 어긋남 모니터 패턴의 다른 예를 도시하는 평면도.
도 25는 본 발명의 제2 실시 형태에 따른 모니터 방법의 설명을 위해 이용하는 위치 어긋남 모니터 패턴의 또 다른 예를 도시하는 평면도.
도 26은 본 발명의 제3 실시 형태에 따른 노광 방법에 이용하는 노광 시스템의 개략적인 구성도.
도 27은 본 발명에 따른 노광 방법의 설명에 이용하는 레지스트 패턴의 어긋남폭과 노광량 설정값의 관계를 도시하는 도면.
도 28은 본 발명에 따른 노광 방법의 설명에 이용하는 라인/스페이스 레지스트 패턴의 시프트폭의 분포의 일례를 도시하는 도면.
도 29는 본 발명에 따른 노광 방법의 설명에 이용하는 실효 노광량의 분포의 일례를 도시하는 도면.
도 30은 본 발명에 따른 노광 방법에 의해 얻어지는 라인/스페이스 레지스트 패턴의 시프트폭의 분포의 일례를 도시하는 도면.
도 31은 본 발명에 따른 노광 방법에 의해 얻어지는 실효 노광량의 분포의 일례를 도시하는 도면.
도 32는 본 발명에 따른 노광 방법의 설명을 위한 공정의 일례를 도시하는 흐름도.
도 33은 본 발명의 변형예에 따른 노광 방법에 이용하는 노광 시스템의 개략적인 구성도.
도 34는 본 발명의 실시예에 따른 드라이 에칭 제어 방법의 설명을 위한 공정의 일례를 도시하는 흐름도.
도 35는 본 발명의 실시예에 따른 드라이 에칭 제어 방법에 의해 얻어지는 레지스트 패턴에 대한 실효 노광량의 분포의 일례를 도시하는 도면.
도 36은 본 발명의 실시예에 따른 드라이 에칭 제어 방법에 의해 얻어지는 기초 실리콘 산화막 패턴에 대한 실효 노광량의 분포의 일례를 도시하는 도면.
도 37은 본 발명의 실시예에 따른 드라이 에칭 제어 방법에 의해 얻어지는 실효 노광량 차의 분포의 일례를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1 : 반도체 기판
2 : 기초막
3 : 레지스트막
4, 4a∼4e : 레티클
5 : 투명 기판
6, 6a∼6m : 차광막
7 : 노광광
8 : 0차 회절광
9 : 1차 회절광
10 : 홍채
11 : 레지스트 패턴
12, 12a, 12b, 32a∼32c : 모니터 기초막 패턴
13, 13a, 13b, 33a∼33c : 모니터 레지스트 패턴
14a, 14b : 기준 위치 레지스트 패턴
15 : 노광 테스트 패턴
16, 16a∼16h, 17 : 노광 모니터 패턴
18 : 라인/스페이스 패턴
19 : 기준 위치 패턴
20 : 경사 측벽
21 : 급각도 측벽
22 : 라인/스페이스 기초막 패턴
23 : 라인/스페이스 레지스트 패턴
24a, 24b : 기준 위치 기초막 패턴
26 : 위치 어긋남 모니터 패턴
27 : 위치 어긋남 모니터 레지스트 패턴
28 : 위치 어긋남 모니터 기초막 패턴
40 : 조명 광학계
41 : 광원
42 : 셔터
44 : 조명 렌즈계
46 : 투영 광학계
48 : 스테이지
50 : 노광 장치
51 : 노광 장치 제어 유닛
52 : 조명 광학계 모듈
53 : 투영 광학계 모듈
54 : 얼라이먼트계 모듈
55 : 스테이지 구동계 모듈
60 : 노광 처리 유닛
61 : 프로세스 조건 입력 모듈
62 : 데이터 입력 모듈
63 : 노광량 산출 모듈
64 : 보정 계수 산출 모듈
65 :데이터 출력 모듈
66 : 기억 장치
70 : 오정렬 검사 장치
71 : 오정렬 검사 제어 모듈
80 : 드라이 에칭 장치
81 : 드라이 에칭 장치 제어 모듈
90 : LAN
91 : 호스트 컴퓨터
본 발명은 미세 가공 패턴의 폭을 고정밀도로 모니터하는 방법에 관한 것이 다. 그 모니터 방법을 이용한 노광 방법, 에칭 방법, 반도체 디바이스의 제조 방법 및 노광 처리 장치에 관한 것이다.
반도체 디바이스의 성능은, 미세 패턴의 치수 정밀도에 크게 지배된다. 미세 가공에서는, 포토리소그래피에 의해 형성한 레지스트 패턴을 마스크로 하여, 절연막 혹은 도전막 등의 기초막을 드라이 에칭 가공한다. 반도체 디바이스 제조에서, 반도체 기판면 내에서의 가공 치수 정밀도의 향상은 큰 과제 중의 하나이며, 포토리소그래피나 드라이 에칭의 가공 치수 정밀도를 향상시키기 위한 모든 파라미터를, 보다 고정밀도로 제어하는 것이 요망되고 있다.
포토리소그래피 공정은, 노광 장치, 예를 들면 축소 투영 노광 장치(스테버)를 이용하여, 감광제인 레지스트막을 도포한 반도체 기판 상에 반도체 디바이스 패턴의 전사를 행하는 공정이다. 구체적으로는, 광원으로부터 나온 광이 전사해야 할 반도체 디바이스 패턴이 묘화된 레티클을 투과하여, 광학계에서 축소된 후, 반도체 기판에 투영되어 레지스트 패턴이 형성된다. 축소 투영 노광 장치를 이용한 패턴 형성에서, 노광 장치의 해상력은 광학 이론으로부터 이하의 수학식에 의해 제공된다.
Figure 112003010599810-pat00002
여기서, R은 해상력, DOF는 초점 심도를 나타낸다. 또한, 각각의 파라미터는, k1, k2가 프로세스 계수, λ는 노광광 파장, NA는 개구수를 나타낸다. 따라서, 반도체 디바이스의 미세화의 요구에 대하여, 지금까지는 노광 파장의 단파장화, 투영 렌즈의 고NA화와 그에 수반된 프로세스 개선이 행해져 왔다. 그러나, 최근의 반도체 디바이스의 한층 더한 미세화 요구에 대해서는, 노광량 여유도 및 초점 심도의 확보가 매우 곤란해지고 있다. 이 때문에, 적은 노광 마진을 유효하게 활용하여, 수율의 저하를 초래하지 않고, 가공 치수 정밀도의 향상을 도모하기 위해, 보다 고정밀도의 노광량 및 포커스 관리가 요구되고 있다.
예를 들면, 반도체 기판 상에 다수의 반도체 디바이스 패턴을 동일한 설정 노광량으로 노광한 경우에도, 반도체 기판 표면의 평탄성, 레지스트막의 반도체 기판면 내 막 두께 분포 혹은, 노광 후 베이크(PEB)나 현상의 반도체 기판면 내 불균일성 등이 원인이 되어 반도체 기판면 내에서 적정 노광량이 변동되고, 그 때문에 수율의 저하를 초래하였다.
노광량 관리에 주목하면, SPIE Vol.1261 Integrated Circuit Metrology, Inspection, and Process Control4(1990) p.315나 일본 특개 2000-310850호 공보에는, 노광량 모니터법의 제안이 이루어져 있다. 이들 제안의 특징은, 사용하는 축소 투영 노광 장치에서 반도체 기판 상에서 해상되는 않는 피치로, 투과부와 차광부의 치수비(듀티비)를 한 방향으로 연속적으로 변화시킨 패턴을 배치한 레티클에 의해, 노광량에 경사 분포를 갖게 하여 노광하는 점이다. 이 방법에 따르면, 레지 스트 마스크 패턴 형성의 실효적인 적정 노광량의 변동 분포를 알 수 있다.
또한, 포토리소그래피 공정 후에 있어서의 반도체 기판 상의 패턴 치수 정밀도의 변동을 저감시키기 위해, 반도체 기판을 몇 개의 에리어로 구분하고, 에리어마다 노광원을 설정하는 노광 방법이 일본 특개평10-270320호 공보에 제안되어 있다. 그러나, 이 방법에서는, 설정 노광량의 근사 정밀도가 그다지 높지 않기 때문에, 효과적인 보정법으로는 생각할 수 없다.
드라이 에칭 공정은, 포토리소그래피 공정에 연속하여 행해진다. 드라이 에칭 공정에서는, 포토리소그래피 공정에 의해 형성된 레지스트 패턴을 마스크로 하여, 가스 플라즈마를 형성하여 생성한 이온을 충돌시킴으로써, 반도체 기판 상의 기초막을 에칭 가공한다. 드라이 에칭의 가공 치수 정밀도는, 기판 온도, 가스 유량, 플라즈마 밀도, 셀프 바이어스 전압 등의 에칭 조건뿐만 아니라, 레지스트 마스크의 형상도 영향을 미친다. 따라서, 드라이 에칭과 포토리소그래피 각각의 영향을 분리하여 측정하는 것은 곤란하며, 직접적으로 모니터하는 것이 불가능하게 되어 있다.
또한, 고정밀도의 미세 가공 제어의 달성에는, 동시에 미세 패턴의 폭 모니터 기술도 중요하다. 종래부터, 이 폭 모니터에는, 주사형 전자 현미경(SEM)이 이용되어 왔다. 그러나, SEM 측정에는, (a) 패턴 미세화에 의해, SEM의 측정 한계에 근접하게 되어, 충분한 측정 정밀도가 얻어지지 않는 것, (b) 전자빔 조사에 의해, 레지스트막, 기초막 혹은 반도체 기판에 손상을 제공하기 쉬운 것 등의 문제점이 있었다.
상술한 바와 같이, 미세 가공에서는, 반도체 디바이스의 패턴 치수의 가공 정밀도나 균일성을 구하기 위해, 포토리소그래피의 노광 조건이나 드라이 에칭의 에칭 조건 등을 고정밀도로 제어하는 것이 중요하다. 그러나, 미세 패턴을, 반도체 기판에 손상을 제공하지 않고 간편하게, 또한 고정밀도로 측정하는 방법에 문제가 있었다. 게다가, 포토리소그래피와 드라이 에칭 각 공정의 미세 가공에 미치는 영향을 분리하여 고정밀도로 측정하는 것이 곤란하기 때문에, 반도체 디바이스의 가공 제어를 효과적으로 할 수 없다고 하는 문제가 있었다.
본 발명은, 이러한 과제를 해결하여, 미세 가공 패턴의 폭을 간편하고, 또한 고정밀도로 관측할 수 있는 모니터 방법, 및 모니터 방법을 적용한 노광 방법, 반도체 디바이스의 제조 방법, 에칭 방법 및 노광 처리 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 제1 특징은, (a) 기초막 상에, 적어도 1변이 기초막의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴을 형성하고, 경사 측벽이 기초막과 교차하는 방향으로 직교하는 방향의 모니터 레지스트 패턴의 폭을 측정하는 단계와, (b) 모니터 레지스트 패턴을 마스크로 하여, 기초막을 선택적으로 에칭하여 모니터 기초막 패턴을 형성하고, 직교하는 방향의 모니터 기초막 패턴의 폭을 측정하는 단계와, (c) 모니터 레지스트 패턴의 폭과 모니터 기초막 패턴의 폭과의 차로부터 모니터 레지스트 패턴과 모니터 기초막 패턴 의 어긋남폭을 얻는 단계를 포함하는 것을 특징으로 하는 모니터 방법인 것을 요지로 한다.
본 발명의 제1 특징에 따르면, 미세 가공 패턴의 폭을 간편하고, 또한 고정밀도로 측정하는 모니터 방법을 제공할 수 있다.
본 발명의 제2 특징은, 반도체 기판(1)을 복수의 노광 영역으로 구분하는 단계와, 복수의 노광 영역의 노광량을 반도체 기판(1)의 위치 좌표의 함수에 의해 근사하여 설정하는 단계를 포함하는 것을 요지로 한다.
본 발명의 제2 특징에 의하면, 미세 가공 정밀도 및 균일성을 향상시키는 노광 방법을 제공할 수 있다.
본 발명의 제3 특징은, (a) 복수로 구분된 반도체 기판의 노광 영역에, 노광 영역마다의 노광량을 반도체 기판의 위치 좌표의 함수에 의해 근사하여 설정하는 공정과, (b) 반도체 기판 상에 기초막을 형성하는 공정과, (c) 기초막의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴을 형성하는 공정과, (d) 모니터 레지스트 패턴을 마스크로 하여 기초막을 소정의 에칭 조건으로 선택적으로 에칭하여 모니터 기초막 패턴을 형성하는 공정과, (e) 모니터 기초막 패턴의 어긋남폭을 노광 영역마다 어긋남폭 분포를 측정하는 공정과, (f) 어긋남폭 분포의 변동을, 소정의 기준값과 비교하여, 변동이 상기 기준값보다 작은 경우에는, 노광 영역의 노광량의 설정을 유지한 상태 그대로 다음의 처리를 행하고, 만약, 변동이 기준값을 초과한 경우에는, 어긋남폭 분포를 재차, 반도체 기판의 위치 좌표의 함수에 의해 근사하여 노광 영역마다의 노광량을 산출하여 설정하여 다음 처리를 행하는 공정을 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법인 것을 요지로 한다.
본 발명의 제3 특징에 의하면, 미세 가공의 정밀도 및 균일성을 향상시키는 노광 방법을 이용한 반도체 디바이스의 제조 방법을 제공할 수 있다.
본 발명의 제4 특징은, (a) 복수로 구분된 반도체 기판의 노광 영역마다, 소정의 노광량을 설정하는 공정과, (b) 반도체 기판 상에, 기초막을 형성하는 공정과, (c) 기초막 상에 레지스트막을 도포하는 공정과, (d) 기초막의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴을 형성하는 공정과, (e) 모니터 레지스트 패턴의 어긋남폭을 노광 영역마다 측정하는 공정과, (f) 모니터 레지스트 패턴을 마스크로 하여 기초막을 소정의 에칭 조건으로 선택적으로 에칭하여 모니터 기초막 패턴을 형성하는 공정과, (g) 모니터 기초막 패턴의 어긋남폭을 노광 영역마다 측정하는 공정과, (h) 모니터 기초막 패턴의 어긋남폭과 모니터 레지스트 패턴의 어긋남폭의 차를 취하여, 어긋남폭 차 분포을 취득하고, 어긋남폭의 변동을 소정의 기준값과 비교하여, 변동이 기준값보다 작은 경우에는, 에칭 조건의 설정을 유지한 상태 그대로 다음의 처리를 행하고, 만약, 변동이 기준값을 초과하는 경우에는, 에칭 조건의 설정을 변경하여 다시 처리를 반복하는 것을 특징으로 하는 에칭 방법인 것을 요지로 한다.
본 발명의 제4 특징에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 폭 모니터 방법을 이용한 에칭 방법을 제공할 수 있다.
본 발명의 제5 특징은, (a) 복수로 구분된 반도체 기판의 노광 영역마다, 소 정의 노광량을 설정하는 공정과, (b) 반도체 기판 상에, 기초막을 형성하는 공정과, (c) 기초막 상에 레지스트막을 도포하는 공정과, (d) 기초막의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴을 형성하는 공정과, (e) 모니터 레지스트 패턴의 어긋남폭을 노광 영역마다 측정하는 공정과, (f) 모니터 레지스트 패턴을 마스크로 하여 기초막을 소정의 에칭 조건으로 선택적으로 에칭하여 모니터 기초막 패턴을 형성하는 공정과, (g) 모니터 기초막 패턴의 어긋남폭을 노광 영역마다 측정하는 공정과, (h) 모니터 기초막 패턴의 어긋남폭과 모니터 레지스트 패턴의 어긋남폭의 차를 취하여, 어긋남폭 차 분포를 취득하고, 어긋남폭의 변동을 소정의 기준값과 비교하여, 변동이 기준값보다 작은 경우에는, 에칭 조건의 설정을 유지한 상태 그대로 다음 처리를 행하고, 만약, 변동이 기준값을 초과한 경우에는, 에칭 조건의 설정을 변경하여 다시 처리를 반복함으로써 새로운 에칭 조건을 설정하는 공정을 포함하는 것을 특징으로 하는 반도체 디바이스의 제조 방법인 것을 요지로 한다.
본 발명의 제5 특징에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 에칭법을 이용한 반도체 디바이스의 제조 방법을 제공할 수 있다.
본 발명의 제6 특징은, 반도체 기판 상에, 복수로 분할된 노광 영역을 순차 노광하는 노광 장치를 이용하여 배치된 패턴의 어긋남폭을 노광 영역마다 취득하는 데이터 입력 모듈과, 어긋남폭을 소정의 관계식에 의해 실효 노광량으로 변환하는 노광량 산출 모듈과, 노광 영역마다의 실효 노광량의 분포를 반도체 기판의 위치 좌표의 함수에 의해 근사하여 보정 계수를 산출하는 보정 계수 산출 모듈과, 보정 계수에 의해 보정된 노광 영역의 노광량을 노광 장치 제어 유닛으로 출력하는 데이터 출력 모듈을 포함하는 노광 처리 장치인 것을 요지로 한다.
본 발명의 제6 특징에 의하면, 미시 가공의 정밀도 및 균일성을 향상시키는 노광 처리 장치를 제공할 수 있다.
본 발명의 제2, 제3 및 제6 특징에서, 함수는, 반도체 기판을 소정의 노광 영역으로 구분하여 노광을 행하여 패턴을 형성하고, 그 패턴의 어긋남폭을 노광 영역마다 측정하여 얻어진 어긋남폭 분포로부터 산출된, 반도체 기판의 위치 좌표의 2차 이상의 n차의 다항식이 바람직하다. 본 발명의 제2 및 제6 특징에서, 패턴은, 적어도 1변이 반도체 기판의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴인 것이 바람직하다. 또한, 본 발명의 제2 및 제6 특징에서, 패턴은 모니터 레지스트 패턴을 마스크로 하여 선택적으로 에칭하여 형성된 모니터 기초막 패턴인 것이 바람직하다. 본 발명의 제1∼제6 특징에서, 모니터 레지스트 패턴의 경사 측벽에 대향하는 측벽의 기초막 표면에 대한 각도가 대략 직각인 것이 바람직하다. 또한, 본 발명의 제1∼제6 특징에서, 모니터 레지스트 패턴은, 소정의 피치로 광 투과 특성이 한 방향으로 단조롭게 변화되는 회절 격자 패턴으로부터 노광되어 형성되는 것이 바람직하다. 회절 격자의 피치 P는, 광원 파장을 λ, 렌즈 개구수를 NA, 코히어런스 팩터(coherence factor)를 σ로 했을 때,
P<λ/(NA×(1+σ))
의 조건을 만족시키는 것이 바람직하다.
이하 도면을 참조하여, 본 발명의 제1 및 제2 실시 형태에 대하여 설명한다. 이하의 도면의 기재에서, 동일 또는 유사 부분에는 동일 또는 유사의 부호를 붙인다. 단, 도면은 모식적인 것으로, 두께와 평면 치수와의 관계, 각 층의 두께의 비율 등은 현실의 것과는 다른 것에 유의해야 한다. 따라서, 구체적인 두께나 치수는 이하의 설명을 참작하여 판단해야 할 것이다. 또한 도면 상호간에서도 서로의 치수의 관계나 비율이 다른 부분이 포함되어 있는 것은 물론이다.
(제1 실시 형태)
본 발명의 제1 실시 형태에 따른 모니터 방법에서는, 도 1의 (a)에 도시한 바와 같이, 반도체 기판(1) 상에 퇴적된, 예를 들면 실리콘 산화막(SiO2)으로 이루어지는 기초막(2) 표면에, 표면과의 이루는 각이 완만한 각도 θ인 경사 측벽(20)과 90도에 가까운 급각도 측벽(21)을 갖는 모니터 레지스트 패턴(13)을 형성한다. 모니터 레지스트 패턴(13)을 마스크로 하여 기초막(2)을 드라이 에칭한 후, 모니터 레지스트 패턴(13)을 제거하여, 도 1의 (b)에 도시한 모니터 기초막 패턴(12)의 어긋남폭 Δs를 측정한다.
모니터 레지스트 패턴(13)의 측벽 형상은, 예를 들면 반응성 이온 에칭(RIE)과 같은 이방성 드라이 에칭인 경우, 패턴의 완성 폭에 영향을 미친다. 즉, 반도체 기판면에 대하여 수직 방향으로 가공이 진행되는 RIE 공정에서는, 모니터 레지스트 패턴(13)의 급각도 측벽(21)에는 거의 이온은 조사되지 않지만, 경사 측벽(20)은 이온이 충돌됨으로써, 에칭되게 된다. 경사 측벽(20)에서는, RIE 내에, 모니터 레지스트 패턴(13)의 엣지 위치가 축소 후퇴하게 된다. 일반적으로, 이 후퇴폭 Δs는, 패턴 측벽의 경사각 θ의 크기에 의존하여, 작은 경사각만큼 커진다. 한편, 수직에 가까운 급각도 측벽(21)에서는 엣지 위치는 거의 후퇴하지 않는다. 엣지 위치가 후퇴한 어긋남폭 Δs는, 따라서, RIE의 가공 패턴 치수에 대한 영향을 증폭하여 반영한 것으로, RIE의 가공 정밀도의 평가에 이용할 수 있다. 또한, 어긋남폭 Δs의 면내 분포로부터 RIE 가공의 균일성이 조사된다.
본 발명의 제1 실시 형태의 포토리소그래피 공정의 설명에 이용하는 노광 장치(50)는, 도 2에 도시한 바와 같은 축소 투영 노광 장치(스테버)이며, 축소비는 1 : 5로 하고 있다. 광원(41), 셔터(42) 및 조명 렌즈계(44)에 의해 조명 광학계(40)가 구성되어 있다. 광원(41)으로서 파장 λ : 248㎚의 크리프톤 플로라이드(KrF) 엑시머 레이저를 이용하고, 조명 렌즈계(44)에는, 플라이안 렌즈 및 컨덴서 렌즈가 포함된다. 조명 광학계의 코히어런스 팩터 σ는 0.75이다. 투영 광학계(46)는, 투영 렌즈와 홍채 등으로 구성되며, 렌즈 개구수 NA는 0.6이다. 노광광(7)은, 스테이지(48) 상의 반도체 기판(1)에, 조명 광학계(45)와 투영 광학계(46) 사이에 설치된 레티클(4)의 패턴을 축소 투영한다. 샷당의 노광 범위는 20㎜각이다. 또한, 설명의 편의상, 노광 장치(50)의 축소비를 1 : 5로 하고 있지만, 임의의 축소비이어도 되는 것은 물론이다. 이하의 설명에서, 레티클(4) 상의 패턴 치수로서는, 특별히 언급하지 않는 한 반도체 기판(1) 상에 축소 투영된 치수로 환산하여 기술한다.
본 발명의 제1 실시 형태의 설명에 이용하는 레지스트의 감도 곡선은, 도 3에 도시한 바와 같이, 임의의 노광량 EXc 이상에서 감도를 갖는다. EXc 이상의 노 광량으로 노광된 레지스트막은 현상 공정에서 용해함으로써 막 두께는 감소하고, EX0 이상의 노광량으로 완전하게 용해된다. 통상은 여유를 봐서 EX0 이상의 노광원 EX가 주어진다. EXc와 EX0 사이는 중간 영역에서 레지스트막은 막 감소되지만 제거되지 않고서 기판 표면에 남는다. 또한, 노광량을 EX0보다 매우 크게 하여, 소위 오버 노광하면 레지스트 잔막은 없지만, 남아야 할 레지스트 패턴 폭도 감소하게 된다. 노광량의 설정은, 따라서, EX로서는 수10% 오버의 노광량이 이용된다.
도 4의 (a)에 도시한 레티클(4a)은, 석영 기판 등의 투명 기판(5)의 일부에 노광광을 차단하는 차광막(6)이 형성되어 있다. 일반적으로, 차광막(6)으로서는 크롬 등의 금속막이 이용되지만, 노광광에 대하여 충분한 차광성을 가지면 다른 재료, 예를 들면 합금, 금속 산화물 혹은 유기물 등이어도 된다. 이 레티클을 이용하여, 레지스트막을 도포한 반도체 기판(1)을 노광량 EX로 노광하면, 도 4의 (b)에 도시한 바와 같이, 레티클(4a)의 차광막(6)의 엣지에 상당하는 노광 위치에서, 노광량 0으로부터 EX로 급격하게 변화되는 광학상을 얻는다. 여기서는, 레티클(4a)의 차광막(6)의 노광광 투과율은 0%, 차광막(6)이 없는 투명 기판(5)만의 투과부에서는 100%로 하고 있다. 이 광학상은 레지스트의 감도 곡선에 따라 레지스트막으로 전사되어, 도 4의 (c)에 도시한 바와 같이, 레지스트 패턴(11)이 형성되게 된다. 반도체 기판(1) 상에 형성된 레지스트 패턴(11)의 엣지는, 도 4의 (b)에 도시한 노광 강도에 따라, 거의 수직의 급각도 측벽(21)으로 된다.
다음으로, 도 5에 도시한 바와 같이, 투명 기판(5) 상에, 피치 P가 다음 조건을 만족시키는 가느다란 차광막(6)의 회절 격자를 배치한 노광 테스트 패턴(15)을 갖는 레티클(4b)에 대하여 생각한다.
Figure 112003010599810-pat00003
단, P는 축소 투영된 패턴의 피치이며, 앞서 설명한 바와 같이, 레티클(4b) 상에서는 5배의 치수로 된다. 피치 P가 수학식 3의 조건을 만족시킬 때, 레티클(4b)에서 투영되는 패턴은, 기판 상에서는 해상되지 않는다. 본 발명의 제1 실시 형태의 노광 장치(50)(λ : 248㎚, NA : 0.6, σ : 0.75)인 경우 수학식 3의 조건을 만족시키는 피치 P는 대략 234㎚ 이하로 된다. 도 6에 도시한 바와 같이, 노광 강도 EX의 노광광(7)이 레티클(4b)의 노광 테스트 패턴(15)에 의해 회절되지만, 1차 회절광(9)은 노광 장치의 투영 광학계(46)의 홍채(10)에 의해 차단되어, 반도체 기판면 상에 도달하지 않는다. 즉, 반도체 기판면 상에서는, 똑같은 0차 회절광(8)의 분포가 생길 뿐이고, 회절 격자 패턴은 결상되지 않는다.
도 7은 수학식 3의 조건을 만족시키는 일정한 피치 P에서, 노광 테스트 패턴(15)의 회절 격자의 개구율이 다른 레티클(4b)을 이용하여, 반도체 기판(1)에 투과되어 오는 노광광의 0차 회절광(8)의 강도를 측정한 결과이다. 여기서, 투과광 강도는, 입사 노광 강도 EX에 대한 비로 표현된다. 회절 격자 개구율을 0부터 100%까지 증가시키면, 그에 따라 도 7에 도시한 바와 같이, 투과광 강도는 0으로부터 1로 증가된다. 이 때문에, 회절 격자의 개구율을 원하는 비율로 변화시킨 패턴을 배열하면, 실효적으로 노광광의 투과율의 분포를 갖게 한 노광 패턴을 형성할 수 있다.
도 8의 (a) 및 도 8의 (b)에 도시한 바와 같이, 본 발명의 제1 실시 형태의 설명에 이용하는 레티클(4c)의 노광 모니터 패턴(16)은, 투명 기판(5) 상에 복수의 차광막(6a∼6m)의 폭을, 수학식 3의 조건을 만족시키는 고정 피치 P에서, 일정 비율로 증가시킴으로써 개구율을 연속적으로 변화시킨 회절 격자이다. 차광막(6a)의 지면을 향하여 우측은 개구율 : 100%이고, 차광막(6m)은 개구율 : 0%로 된다.
도 9의 (a)에 도시한 바와 같이, 노광량 EX로, 노광 모니터 패턴(16)을 갖는 레티클(4c)에 조사하여, 레지스트막을 도포한 반도체 기판(1)을 노광한다. 예를 들면, 노광 모니터 패턴(16)의 차광막(6m)의 좌측의 엣지를 기점으로 하면, 도 9의 (b)에 도시한 바와 같이, 얻어지는 광학상은, 지면 우측으로 완만하게 노광 강도가 증가하여, 노광 모니터 패턴(16)의 차광막(6a)의 우측의 엣지에서 노광 강도 : 1에 도달하는 분포를 갖는다. 노광량 EX는, EX0보다 충분히 크기 때문에, 도 3에 도시한 레지스트의 감도 곡선에 따라, 반도체 기판(1) 상의 레지스트막에 전사되어, 도 9의 (c)에 도시한 바와 같은 모니터 레지스트 패턴(13)이 얻어진다. 즉, 노광 강도가 EXc/EX보다 작은 범위에 대응하는 노광 위치에서는, 레지스트막은 그 상태 그대로 남고, EXc/EX∼EX0/EX 사이에서 모니터 레지스트 패턴(13)의 경사 측벽(20)이 형성된다. 또한, EX0/EX∼1 사이에 대응하는 노광 위치에서는 레지스트막은 제거되기 때문에, 도면에 도시한 바와 같이, 모니터 레지스트 패턴(13)은, 노광 모니터 패턴(16)의 차광막(6a)측의 엣지보다 축소 후퇴한다. 경사 측벽(20)의 각도 θ는, 개구율의 변화의 비율을 변화시킴으로써 조정할 수 있다. 예를 들면, 레티클의 피치 P를 190㎚로 일정하게 하여, 개구율을 일정한 5㎚ 폭으로 변화시킨 경우, 노광 모니터 패턴(16)의 전체 폭은 약 7.2㎛이다. 형성되는 모니터 레지스트 패턴(13)은, 입사 노광량에 따라 축소되는 폭은 다르지만, 경사 측벽(20)의 각도 θ는 약 60도로 된다. 개구율의 변화 폭을 2.5㎚로 작게 한 노광 모니터 패턴의 경우에는, 모니터 레지스트 패턴의 경사 측벽의 각도 θ는 약 25도로 더욱 작아진다. 또한, 이 경우의 노광 모니터 패턴의 전체 길이는 14.4㎛이다.
이와 같이, 노광 모니터 패턴(16)의 개구율의 변화의 비율에 따라, 반도체 기판(1) 상에 형성되는 모니터 레지스트 패턴(13)의 측벽 형상을 컨트롤하는 것이 가능해진다.
도 1의 (a)에 도시한, 본 발명의 제1 실시 형태에 따른 모니터 레지스트 패턴(13)은, 도 8에 도시한 노광 모니터 패턴(16)으로부터 투영 전사된다. 모니터 레지스트 패턴(13)을 마스크로 하여, RIE에 의해 형성된 모니터 기초막 패턴(12)은, 모니터 레지스트 패턴(13)의 경사 측벽(20)측의 레지스트가 RIE 내에 에칭됨으로써, 모니터 레지스트 패턴(13)과 비교하여 어긋남폭 Δs만큼 축소된다. 모니터 레지스트 패턴(13)의 급각도 측벽(21)에 대응하는 모니터 기초막 패턴(12)의 엣지는 모니터 레지스트 패턴(13)의 엣지와 거의 동일한 위치에 형성된다. 또한, 모니터 레지스트 패턴(13)은, 도 9의 (c)에서 설명한 바와 같이, 포토리소그래피 공정에서 노광 모니터 패턴(16)의 폭보다 축소되어 있다. 따라서, 노광 현상 후의 모니터 레지스트 패턴(13)의 패턴 폭을 사전에 구해 놓고, 에칭 후의 모니터 기초막 패턴(12)의 패턴 폭을 뺌으로써, 어긋남폭 Δs가 구해진다.
도 10은 모니터 레지스트 패턴(13)의 경사 측벽(20)의 각도 θ에 대한, 모니 터 기초막 패턴(12)의 어긋남폭 Δs를, RIE의 에칭 시간에 대하여 도시한 것이다. θ가 작아지는, 즉 레지스트 패턴의 단면 형상이 기울어짐에 따라, 어긋남폭 Δs가 증가하고, 또한, 에칭 시간에 의존하여 어긋남폭 Δs의 변화가 커지고 있다. 예를 들면, 각도 θ가 60도의 모니터 레지스트 패턴(13)을 이용한 경우, 모니터 기초막 패턴(12)의 어긋남폭 Δs는, RIE 시간 60초에서 약 90㎚로 된다. 또한, 포토리소그래피 공정에서의 모니터 레지스트 패턴(13)의 축소를 고려해도, 수㎛ 폭으로 모니터 기초막 패턴(12)을 형성하는 것은 가능하며, 하전 빔을 사용하는 SEM 등의 계측 방법에 상관없이, 광학적인 계측법을 적용할 수 있다. 도 10에 도시한 모니터 기초막 패턴(12)의 전체 폭은 대략 6㎛이다. 도 10의 어긋남폭의 측정은, 광학식의 오정렬 검사 장치를 사용하고 있다. 오정렬 검사 장치의 측정 정밀도는 ±1㎚로, SEM의 측정 정밀도(±5㎚)에 비해, 고정밀도로 어긋남폭 Δs를 측정할 수 있다.
도 11에 의해, 본 발명의 제1 실시 형태에 따른 모니터 방법을 실시하는 공정의 설명을 행한다. 사용하는 반도체 기판(1)은, 도 14에 도시한 바와 같이, 직경200㎜의 Si 반도체 기판이다. 반도체 기판(1)면 내의 위치는, 반도체 기판(1)의 중심을 원점(0, 0)으로 하여 위치 좌표(x, y)로 나타낸다. 여기서, 좌표 x, y는 ㎜ 단위로 나타낸다. 또한, 노광 장치(50)의 반도체 기판(1) 상의 샷 위치를 S(x, y)로 한다. 여기서, S(x, y)는, 노광 샷 영역 20㎜각의 중심 좌표(x, y)로 표시하고 있다. 샷 위치 S(0, 0)는, 위치 좌표 (-10, -10), (-10, 10), (10, 10), (10, -10)으로 지정되는 정방형 영역으로 된다. 또한, x축을 따라 샷 위치는, S(-80, 0), S(-60, 0), S(-40, 0), …, S(80, 0), y축을 따라서는 S(0, -80), S(0, -60), S(0, -40), …, S(0, 80)으로 된다. 직경 200㎜의 반도체 기판(1) 전체에서는, 도 14에 격자 형상으로 도시되어 있는 바와 같은 합계 61점의 샷 위치로 된다. 이상의 조건에서,
(a) 우선, 도 11의 (a)에 도시한 바와 같이, 반도체 기판(1) 상에 두께 200㎚의 기초막(2)을 형성한다. 또한, 기초막(2) 상에, 도 11의 (b)에 도시한 바와 같이, 회전 도포에 의해 두께 600㎚의 레지스트막(3)을 형성한다.
(b) 노광 장치(50)(도 2 참조)를 이용하여, 반도체 기판(1) 표면의 레지스트막(3)에, 도 12에 도시한 레티클(4d)의 패턴을 노광한다. 여기서, 레티클(4d)에는, 투명 기판(5) 상에 원하는 패턴인 라인/스페이스(L/S) 패턴(18)과, 본 발명의 제1 실시 형태에 따른 노광 모니터 패턴(16)이 배치되어 있다. 도 12에 도시한 바와 같이, L/S 패턴(18) 및 노광 모니터 패턴(16)은, 지면을 향하여 수직 방향으로 연장되는 복수의 차광막(6) 및 차광막(6a∼6l)을 정의 피치 P로 배열한 패턴이다. L/S 패턴(18)은, 차광막(6)의 폭 및 피치 P를 각각 150㎚ 및 300㎚의 일정한 값으로 하고, 노광 모니터 패턴(16)은, 피치 P를 190㎚로 일정하게 하여 차광막(6a∼6l)의 폭을 일정한 비율로 증가시킨 패턴이다. 제1 실시 형태에서는, 노광 모니터 패턴(16)은, 차광막의 증가 폭을 5㎚로 하고, 도 12에서는 간략화를 위해 차광막(6a∼6l)으로 대표되어 도시되어 있지만, 실제로는 38개의 차광막 패턴으로 전체 길이가 7.2㎛로 된다. 앞서 설명한 바와 같이, 수학식 3의 피치 P의 조건에 의해, L/S 패턴(18)은 반도체 기판(1) 상에서 해상하고, 노광 모니터 패턴(16)은 해상하지 않는다.
(c) 레지스트막(3)의 노광 후에 소정의 현상 처리를 행하여, 도 11의 (c)에 도시한 바와 같이, 라인/스페이스 레지스트 패턴(23) 및 모니터 레지스트 패턴(13)을 얻는다. 얻어진 라인/스페이스 레지스트 패턴(23) 및 모니터 레지스트 패턴(13)의 완성 폭을, SEM 및 CCD 카메라를 탑재한 광학식의 오정렬 검사 장치에 의해 각각 측정한다. 오정렬 검사 장치는 화상 해석에 의해 패턴 길이를 측정하는 것이다.
(d) 다음으로, 도 11의 (d)에 도시한 바와 같이, 라인/스페이스 레지스트 패턴(23) 및 모니터 레지스트 패턴(13)을 마스크로 하여 기초막(2)을 이방성의 RIE에 의해 에칭하여, 라인/스페이스 기초막 패턴(22) 및 모니터 기초막 패턴(12)을 형성한다.
(e) 마지막으로, 웨트 에칭에 의해, 레지스트를 박리하고, 도 11의 (e)에 도시한 바와 같이, 반도체 기판(1) 상에 에칭 가공된 라인/스페이스 기초막 패턴(22) 및 모니터 기초막 패턴(12)을 얻는다. 라인/스페이스 기초막 패턴(22) 및 모니터 기초막 패턴(12)의 패턴의 완성 폭을 측정한다. 측정 방법은, 라인/스페이스 레지스트 패턴(23) 및 모니터 레지스트 패턴(13)과 마찬가지의 장치이다.
노광 모니터 패턴(16)의 모니터 레지스트 패턴(13)의 형상과 RIE 에칭 후의 모니터 기초막 패턴(12)의 형상을 각각 도 13의 (a) 및 도 13의 (b)에 도시한다. 모니터 레지스트 패턴(13) 단면의 지면을 향하여 좌측의 급각도 측벽에서는 모니터 레지스트 패턴(13)과 모니터 기초막 패턴(12)의 엣지 위치는 일치하고 있지만, 경 사 측벽에서는, 모니터 기초막 패턴(12)의 엣지가 후퇴하고 있는 것을 알 수 있다. 오정렬 검사 장치에서는, 모니터 레지스트 패턴(13) 및 모니터 기초막 패턴(12)의 화상 해석을 행하여, 전체 길이를 측정하고, 그 차로부터 어긋남폭 Δs를 구하고 있다.
도 15의 (a)는 SEM에 의해 측정한 라인/스페이스 레지스트 패턴(23)과 라인/스페이스 기초막 패턴(22)의 폭의 차인 시프트폭의 분포이고, 도 15의 (b)는 오정렬 검사 장치에 의해 측정한 모니터 레지스트 패턴(13)과 모니터 기초막 패턴(12)의 어긋남폭 Δs의 분포이다. 각각의 폭 측정은 연속하여 3회 행한다. 또한, SEM 측정에서는, 각각의 측정 종료마다 방전 처리를 행하고 있다. 횡축은 반도체 기판(1)의 x축을 따른 직경 방향(y=0)의 기판 위치 x이다.
SEM에 의한 측정에서는, 산화막은 전자빔에 의해 차지 업이 발생하기 때문에, 측정값이 불연속으로 되기 쉬워, 도 15의 (a)에 도시한 바와 같이, 3회의 측정 결과의 변동이 크게 되어 있다. SEM 측정의 경우, 충분한 측정 정밀도를 확보하기 위해서는 측정 횟수를 늘려 평균을 취해야만 한다. 또한, 차지 업을 해소하기 위해서는 측정마다, 시료를 진공으로부터 추출하는 등의 방전 처리를 행할 필요가 있어 측정에 시간이 걸린다. 한편, 도 15의 (b)의 후퇴폭 측정 결과는, 3회의 계측값이 거의 동일한 값을 나타내고 있어, 충분한 측정 정밀도인 것으로 생각할 수 있다. 오정렬 장치는 광학식이기 때문에, 차지 업도 없이, 간편하게 양호한 재현성으로 측정할 수 있다. 측정 결과는 모두 동일한 경향을 나타내며, 반도체 기판(1) 중앙부에서 시프트폭이 작고, 또한 어긋남폭은 크게 되어 있다. 즉, 반도체 기판 중앙부에서는 주변부와 비교하여 에칭의 진행이 빠른 것으로 예측된다.
또한, 제1 실시 형태에서는, 모니터 기초막 패턴(12)의 어긋남폭 Δs를 이용하여 드라이 에칭의 영향을 조사하고 있지만, 어긋남폭 Δs 대신에 모니터 기초막 패턴(12)의 패턴 중심의 어긋남을 검출함으로써도 마찬가지의 측정이 가능한 것은 물론이다.
이와 같이 본 발명의 제1 실시 형태에 따른 모니터 방법에 따르면, 기초막 패턴 형성에 미치는 드라이 에칭의 영향을 간편하게 또한 고정밀도로 양호한 재현성으로 측정할 수 있다.
(변형예)
다음으로, 본 발명의 제1 실시 형태의 변형예에 따른 모니터 방법을 설명한다. 제1 실시 형태의 변형예에서는, 노광 모니터 패턴에 특징이 있으며, 다른 것은 제1 실시 형태와 마찬가지이기 때문에, 중복된 기재를 생략한다.
드라이 에칭에서 이용하는 다양한 에칭 조건에 대해서도, 효율적으로 선폭 모니터를 실시하기 때문에, 제1 실시 형태의 변형예에서는, 대향하는 측벽이 모두 경사 측벽으로 되는 레지스트 패턴을 이용한다. 또한, 경사 각도 θ가 다른 복수의 레지스트 패턴을 형성한다.
제1 실시 형태의 변형예에서 이용하는 레티클에는, 도 16에 도시한 바와 같이, 투명 기판(5) 상에, 일정 피치로 중심으로부터 양단을 향하여 개구율을 일정한 비율로 0부터 100%까지 변화시킨 좌우 대칭형의 회절 격자형의 노광 모니터 패턴(17)을 설치한다. 또한, 노광 모니터 패턴(17)과 마찬가지의 대칭형으로, 개 구율의 변화의 비율이 다른 복수의 노광 모니터 패턴을 준비하고, 도 17 및 도 18에 도시한 바와 같은 측벽 형상이 다른 노광 모니터 레지스트 패턴을 복수 형성한다. 도 17의 (a)의 노광 모니터 레지스트 패턴(33a, 33b, 33c)의 각각의 단면 A-A', B-B', 및 C-C'는, 도 18의 (a)에 도시한 바와 같이, 각각 좌우 대칭이지만, 서로 경사 측벽의 각도가 서로 다르다. 노광 모니터 레지스트 패턴(33a, 33b, 33c)을 마스크로 하여, RIE를 행하여, 도 17의 (b)에 도시한 바와 같은 노광 모니터 기초막 패턴(32a, 32b, 32c)을 얻는다. 도 18의 (b)에는 노광 모니터 기초막 패턴(32a, 32b, 32c) 각각의 단면 D-D', E-E' 및 F-F'를 도시한다.
변형예에서는, 노광 모니터 레지스트 패턴은 대향하는 측벽이 서로 대칭이 되는 경사 측벽이기 때문에, 기초 실리콘 산화막 패턴의 어긋남폭은 2배로 되어, 더욱 고정밀도로 측정이 가능해진다. 또한, 경사 각도가 다른 복수의 노광 모니터 레지스트 패턴을 형성하고 있기 때문에, RIE 조건에 의해, 그 중에서 에칭에 의한 어긋남폭의 측정에 가장 감도가 높은 것을 선택하여 사용할 수 있어, 효과적이다라고 생각된다.
이와 같이, 본 발명의 제1 실시 형태의 변형예에 따르면, 기초막 패턴 형성에 미치는 드라이 에칭의 영향을 간편하게 또한 고정밀도로 양호한 재현성으로 측정할 수 있는 모니터 방법을 제공할 수 있다.
(제2 실시 형태)
본 발명의 제2 실시 형태에 따른 모니터 방법에서는, 도 19에 도시한 바와 같이, 투명 기판(5) 상에 균일한 차광막으로 이루어지는 사각의 프레임 형상의 차 광막으로 이루어지는 기준 위치 패턴(19a∼19d)과, 기준 위치 패턴(19a∼19d)을 둘러싸고 외측에 배치된 노광 모니터 패턴(16a∼16d)으로 이루어지는 위치 어긋남 모니터 패턴(26)을 형성한 레티클을 이용한다. 도 19에 도시한 바와 같이, 노광 모니터 패턴(16a, 16b)은, 지면을 향하여 우측에, 노광 모니터 패턴(16c, 16d)은 지면을 향하여 상측에 각각 개구율을 크게 함으로써, 노광된 레지스트에 경사 측벽이 형성되도록 하고 있다. 위치 어긋남 모니터 패턴(26)을 갖는 레티클을 이용하여 형성한, 경사 측벽을 갖는 레지스트 패턴을 마스크로 하여 드라이 에칭하여, 내측의 기초막 패턴 위치를 기준으로 외측의 기초막 패턴의 위치 어긋남을 구하면, 드라이 에칭의 진행 상태를 조사할 수 있다.
제2 실시 형태에 따른 모니터 방법은, 드라이 에칭 공정에 의한 패턴 어긋남이 다른 2종류의 패턴 사이의 어긋남을 측정하는 점에 특징이 있으며, 다른 것은 제1 실시 형태와 마찬가지이기 때문에, 중복된 기재를 생략한다.
도 20에 의해, 본 발명의 제2 실시 형태에 따른 모니터 방법을 실시하는 공정의 설명을 행한다.
(a) 우선, 도 20의 (a)에 도시한 바와 같이, 반도체 기판(1) 상에 두께 200㎚의 기초막(2)을 형성한다. 그리고, 기초막(2) 상에, 도 20의 (b)에 도시한 바와 같이, 회전 도포에 의해 두께 600㎚의 레지스트막(3)을 형성한다.
(b) 노광 장치(40)(도 2 참조)를 이용하여, 반도체 기판(1) 표면의 레지스트막(3)에, 도 21에 도시한 레티클(4e)의 패턴을 노광한다. 여기서, 레티클(4e)에는, 원하는 패턴인 라인/스페이스 패턴(18)과, 기준 위치 패턴(19a, 19b) 및 노광 모니터 패턴(16a, 16b)이 배치되어 있다. 도 21에 도시한 바와 같이, 라인/스페이스 패턴(18) 및 노광 모니터 패턴(16a, 16b)은, 지면에 대하여 수직 방향으로 연장되는 복수의 차광막(6) 및 차광막(6a∼6l)을 일정 피치 P로 배열한 패턴이다. 여기서는, 일례로서 이하와 같은 구성으로 하고 있다. 라인/스페이스 패턴(18)은, 피치 P : 300㎚, 차광막(6)의 폭을 150㎚로 일정하게 하고, 노광 모니터 패턴(16a, 16b)은, 피치 P : 190㎚, 차광막(6a∼6l)의 폭을 일정 비율, 5㎚로 증가시키고 있으며, 패턴 폭은 7.2㎛이다. 노광 모니터 패턴(16a, 16b) 각각의 중심간 거리는 25㎛이다. 기준 위치 패턴(19a, 19b)은, 노광 모니터 패턴(16a, 16b) 사이에 배치되며, 폭을 1㎛, 중심간 거리를 10㎛로 하고 있다. 여기서, 라인/스페이스 패턴(18) 및 기준 위치 패턴(19a, 19b)은 반도체 기판(1) 상에서 해상하고, 노광 모니터 패턴(16a, 16b)은 해상하지 않는다.
(c) 노광 후에 소정의 현상 처리를 행하여, 도 20의 (c)에 도시한 바와 같이, 라인/스페이스 레지스트 패턴(23), 모니터 레지스트 패턴(13a, 13b) 및 기준 위치 레지스트 패턴(14a, 14b)을 얻는다. 오정렬 검사 장치에 의해, 모니터 레지스트 패턴(13a, 13b)으로 이루어지는 패턴 및 기준 위치 레지스트 패턴(14a, 14b)으로 이루어지는 패턴 각각의 중심 위치를 측정한다.
(d) 다음으로, 도 20의 (d)에 도시한 바와 같이, 라인/스페이스 레지스트 패턴(23), 모니터 레지스트 패턴(13a, 13b) 및 기준 위치 레지스트 패턴(14a, 14b)을 마스크로 하여 기초막(2)을 이방성의 RIE에 의해 에칭하여, 라인/스페이스 기초막 패턴(22), 모니터 기초막 패턴(12a, 12b) 및 기준 위치 기초막 패턴(24a, 24b)을 형성한다.
(e) 마지막으로, 웨트 에칭에 의해 레지스트 패턴을 박리하여, 도 20의 (e)에 도시한 바와 같이, 반도체 기판(1) 상에 에칭 가공된 라인/스페이스 기초막 패턴(22), 모니터 기초막 패턴(12a, 12b) 및 기준 위치 기초막 패턴(24a, 24b)을 얻는다. 오정렬 검사 장치에 의해, 모니터 기초막 패턴(12a, 12b)으로 이루어지는 패턴 및 기준 위치 기초막 패턴(24a, 24b)으로 이루어지는 패턴 각각의 중심 위치를 측정한다.
기준 위치 패턴(19a, 19b) 및 노광 모니터 패턴(16a, 16b)을 노광하여 형성되는 레지스트 패턴 형상과, 레지스트 패턴을 마스크로 하여 RIE한 기초 실리콘 산화막 패턴 형상을 각각 도 22의 (a), (b) 및 도 23의 (a), (b)에 도시한다. 여기서는, 도 22의 (a)에 도시한 바와 같이, 설명을 간단하게 하기 위해, 기준 위치 레지스트 패턴(14a, 14b)으로 이루어지는 패턴의 중심 위치 Ca와, 모니터 레지스트 패턴(13a, 13b)으로 이루어지는 패턴의 중심 위치 Cb는, 일치하고 있는 것으로 한다. 도 22의 (b)에 도시한 바와 같이, 드라이 에칭 후에도 기준 위치 기초막 패턴(24a, 24b)으로 이루어지는 패턴의 중심 위치 Ca는 기준 위치 레지스트 패턴(14a, 14b)으로 이루어지는 패턴의 중심 위치 Ca와 일치하고, 한편, 외측의 모니터 기초막 패턴(12a, 12b)으로 이루어지는 패턴의 중심 위치 Cb'는 모니터 레지스트 패턴(13a, 13b)으로 이루어지는 패턴의 중심 위치 Cb보다 어긋남폭 Δc만큼 어긋난다. 도 23에서는, 위치 어긋남 모니터 레지스트 패턴(27) 혹은 위치 어긋남 모니터 기초막 패턴(28)의 전체가 도시되어 있다. 도 23의 (a)에 도시한 모니터 레지스트 패턴(13a∼13d)은 지면을 향하여 우측 및 상측에 경사 측벽을 갖고, 기준 위치 레지스트 패턴(14a∼l4d)은 급각도 측벽으로 이루어진다. 드라이 에칭 후의 모니터 기초막 패턴(12a∼12d)으로 이루어지는 사각 패턴의 중심 위치는, 기준 위치 기초막 패턴(24a∼24d)으로 이루어지는 사각 패턴에 대하여, 지면을 향하여 좌측 아래 방향으로 어긋나게 된다. 이와 같이, 제2 실시 형태에 따르면, 패턴 중심의 어긋남폭 Δc로서 1차원뿐만 아니라, 2차원의 어긋남폭을 이용하는 것도 가능해져, 보다 고정밀도의 측정을 행할 수 있다.
이와 같이, 드라이 에칭의 영향을 간편하게 또한 고정밀도로 양호한 재현성으로 측정할 수 있는 모니터 방법을 제공할 수 있다.
여기서, 제2 실시 형태에서, 기준 위치 패턴(19)으로서 사각의 프레임 형상으로 하고 있지만, 중심 위치가 드라이 에칭에 의해 어긋나지 않은 패턴이면 어떠한 형상이어도 된다. 도 24에는 일례로서, 투명 기판(5) 상에 노광 모니터 패턴(16a∼16d)에 대하여, 사각의 기준 위치 패턴(19a)이 배치된 레티클을 도시하고 있다. 기준 위치 패턴(19a)으로 형성되는 기초 실리콘 산화막 패턴은, 중심 위치는 레지스트 패턴에 대하여 동일하게 되는 것은 명백하며, 노광 모니터 패턴(16a∼16d)의 어긋남에 대한 기준 위치로서 이용할 수 있다.
또한, 상술한 제2 실시 형태의 예에서는, 2조의 패턴을 형성하고, 한쪽을 중심 위치가 드라이 에칭에 의해서도 어긋나지 않도록 하여 위치 어긋남폭을 측정하고 있지만, 드라이 에칭에 의해 어긋남폭이 다른 조합의 패턴을 이용해도 된다. 이 경우, 측정 정밀도를 높게 하는 관점에서, 역 방향의 위치 어긋남을 발생시키는 조합이 바람직하다. 예를 들면, 도 25에 도시한 바와 같이, 투명 기판(5) 상에, 노광 모니터 패턴(16a∼16h)을 형성한 레티클을 이용해도 된다. 노광 모니터 패턴(16a, 16b, 16e, 16f)에 대해서는, 지면을 향하여 상하 방향으로 연장되는 회절 격자이지만, 노광 모니터 패턴(16a, 16b)에 대하여, 노광 모니터 패턴(16e, 16f)은 개구율을 변화시키는 방향을 역으로 하고 있다. 노광 모니터 패턴(16c, 16d, 16g, 16h)에 대해서는, 지면을 향하여 좌우 방향으로 연장되는 회절 격자이지만, 노광 모니터 패턴(16c, 16b)에 대하여, 노광 모니터 패턴(16g, 16h)은 개구율을 변화시키는 방향을 역으로 하고 있다. 이 패턴으로 형성되는 레지스트 패턴을 이용하여, 기초막을 드라이 에칭하면, 노광 모니터 패턴(16a∼16d)으로 형성되는 모니터 기초막 패턴은, 예를 들면 좌측 위 방향으로 어긋나고, 한편, 노광 모니터 패턴(16e∼16h)으로 형성되는 모니터 기초막 패턴은 반대의 우측 아래 방향으로 어긋난다. 이와 같이, 패턴이 어긋나는 방향이 서로 반대로 되기 때문에, 관측되는 어긋남폭 Δc는 커지게 되어, 더욱 간편하게 고정밀도의 측정을 행할 수 있다.
또한, 도 22에서, 기준 위치 레지스트 패턴(14a, 14b)의 중심 위치 Ca와, 모니터 레지스트 패턴(13a, 13b)의 중심 위치 Cb는, 일치하고 있는 것으로서 설명하였지만, 물론 각각의 중심 위치 Ca와 Cb는 일치하지 않아도 상관없다. 포토리소그래피 혹은 드라이 에칭 공정에 의해 중심 위치 어긋남을 발생시키지 않는, 예를 들면 Ca를 기준으로 하여, 모니터 레지스트 패턴(13a, 13b)의 중심 위치 Cb와 모니터 기초막 패턴(12a, 12b)의 중심 위치 Cb'를 측정하고, 그 차로부터 어긋남폭 Δc를 구하면 된다.
또한, 도 19에서, 기준 위치 패턴(19a, 19b)은 노광 모니터 패턴(16a, 16b)에 둘러싸여 거의 중앙부에 형성된 패턴을 예시하였지만, 기준 위치 패턴(19a, 19b)의 형성 위치는, 노광 모니터 패턴(16a, 16b)에 둘러싸인 부분의 어느 위치에 있어도 되며, 또한, 노광 모니터 패턴(16a, 16b)의 외측에 패턴의 일부를 형성하거나, 혹은 모든 패턴을 외측에 형성해도 되는 것은 물론이다.
본 발명의 제2 실시 형태에 따른 모니터 방법에 따르면, 기초막 패턴 형성에 미치는 드라이 에칭의 영향을 간편하게 또한 고정밀도로 양호한 재현성으로 측정할 수 있다.
(노광 장치 제어 시스템)
본 발명에 따른 노광 장치(50)를 제어하는 시스템은, 도 26에 도시한 바와 같이, 노광 장치 제어 유닛(51) 및 노광 처리 유닛(60)으로 구성된다.
노광 장치(50)는, 도 2에 도시한 축소 투영 노광 장치이다. 노광 장치 제어 유닛(51)은, 광원으로부터의 입사광의 콜리메이트나 온 오프 등을 제어하는 조명 광학계 모듈(52)과, 레티클의 노광 패턴의 축소 투영 등을 제어하는 투영 광학계 모듈(53)과, 노광 패턴의 얼라이먼트를 제어하는 얼라이먼트계 모듈(54)과, 스테이지의 구동을 제어하는 스테이지 구동계 모듈(55)로 구성된다.
노광 처리 유닛(60)은, 드라이 에칭 장치 제어 모듈(81)로부터 드라이 에칭 장치(80)의 에칭 조건 등을 취득하는 프로세스 조건 입력 모듈(61)과, 오정렬 검사 제어 모듈(71)로부터 오정렬 검사 장치(70)에 의한 측정 데이터를 취득하는 데이터 입력 모듈(62)과, 데이터 입력 모듈(62)로부터 입력된 측정 데이터로부터 실효 노 광량을 산출하는 노광량 산출 모듈(63)과 산출된 실효 노광량으로부터 노광 보정 계수를 산출하는 보정 계수 산출 모듈(64)과, 산출된 보정 계수를 기초로 노광량을 설정하는 데이터 출력 모듈(65)과, 노광 관리 정보를 보관하는 기억 장치(66)로 구성된다. 노광 처리 유닛(60)은, 근거리 통신망(LAN)(90)에 접속되며, 호스트 컴퓨터(91)에 의해 관리된다.
본 발명에 따른 반도체 회로 패턴의 노광 방법은, 원하는 L/S 패턴과 함께, 예를 들면, 도 8에 도시한 바와 같은 해상 한계 이하의 피치를 이용하는 것을 특징으로 하는 노광 모니터 패턴(16)을 탑재한 레티클(4d)을 이용하여, 사전에 측정해 둔 모니터 레지스트 패턴(13)의 어긋남폭과 노광량과의 관계로부터 노광 보정 계수를 구하고, 이 노광 보정 계수를 이용하여 반도체 기판의 각 샷의 노광량을 설정하는 것을 특징으로 한다.
우선, 노광 모니터 레지스트 패턴의 위치 어긋남폭과 실효 노광량의 관계를 구하기 위해, 도 8에 도시한 노광 모니터 패턴(16)을 포함하는 레티클(4d)에 의해 설정 노광량을 변화시켜 레지스트막을 도포한 반도체 기판(1)을 노광한다. 그리고, 도 9의 (c)에 도시한 바와 같은 모니터 레지스트 패턴(13)의 어긋남폭을, 오정렬 검사 장치(70)에 의해 측정한다. 측정한 후퇴폭은, 사전에 설정한 임의의 기준 후퇴폭과의 차를 취하여, 어긋남폭으로 하고 있다. 따라서, 어긋남폭의 값은, 반드시 모니터 레지스트(13)의 엣지가 후퇴한 폭 그 자체와는 일치하지 않는 상대적인 어긋남폭이다. 그 결과, 도 27에 도시한 바와 같은 노광량 설정값-어긋남폭의 관계를 얻는다. 도 27의 관계로부터 최소 제곱법을 이용하여, 어긋남폭으로부터 실효 노광량을 구하는 식을 유도한다.
Figure 112003010599810-pat00004
여기서, ED는 실효 노광량, RL은 모니터 레지스트 패턴(13)의 어긋남폭이다.
다음으로, 레티클(4d)을 이용하여 레지스트막을 도포한 반도체 기판(1)을, 도 14에 도시한 각 샷 위치 S(x, y)에 대하여 균일한 노광량 DB로 노광한다. 현상 후, 모니터 레지스트 패턴(13)의 어긋남폭 RL(x, y)를 측정하여, 수학식 4를 이용하여 실효 노광량 ED(x, y)로 변환한다. 도 28은, SEM에 의해 측정한, 균일 노광에 의한 원하는 L/S 패턴(18)에 대응하는 L/S 레지스트 패턴(23)의 시프트폭의 분포를 도시한다. 한편, 도 29는, 노광 모니터 패턴(16)에 대응하는 모니터 레지스트 패턴(13)의 어긋남폭으로부터 변환한 실효 노광량 분포이다. L/S 레지스트 패턴(23)의 시프트폭의 분포에서는, 3σ(σ : 표준 편차)로 9㎚ 이상의 변동을 도시한다. 도 28에는 시프트폭 분포의 경향은 명백하게는 나타나지 않는다. 그에 대하여, 도 29의 실효 노광량 분포에는 대칭적인 원 분포에 근접하는 경향이 명백하게 나타난다. 도 29의 실효 노광량 데이터에 대하여, 이하에 나타내는 2차 다항식,
Figure 112003010599810-pat00005
를 이용하여 실효 노광량 분포의 경향을 근사한다. 여기서, (x, y)는 도 14 혹은 도 28, 도 29에 도시한 반도체 기판(1)의 위치를 나타내는 좌표이고, a, b, c, d, e, f는 측정한 실효 노광량과 위치 좌표(x, y)에 의해 결정되는 보정 계수이다. 보정 계수는 최소 제곱법에 의해 피팅하여 구해진다. 제3 실시 형태에서는, 도 29로부터 이들의 보정 계수는, a : 2.67×10-11, b : 2.89×10-11, c : 3.41×10-12 , d : 6.53×10-8, e : -3.3×10-7, f : 19.57로 된다. 여기서는, 실효 노광량 분포를 2차 다항식에 의해 근사하였지만, n차 다항식(n은 2 이상)이면 마찬가지로 보정 가능하다.
다음으로, 얻어진 근사식을 이용하여, 보정 노광량을 다음과 같이 설정한다.
Figure 112003010599810-pat00006
여기서, SH는 각 샷 위치 S(x, y)에서의 보정 노광량이고, DB는 균일 노광량이다. 수학식 6은 균일 노광량 DB에 대하여, 계산되는 실행 노광량의 과부족분(DB-F(x, y))을 가함으로써 보정을 행하는 것이다.
수학식 6의 보정 노광량으로 포토리소그래피를 행한 결과를 도 30 및 도 31 에 도시한다. 도 30은 SEM으로 측정한 L/S 레지스트 패턴(18)의 시프트폭 분포도이다. 반도체 기판(1) 내에서의 시프트폭은 3σ로 6㎚ 이하까지 저감되어 있다. 도 31은, 모니터 레지스트 패턴(13)의 어긋남폭의 결과를 수학식 4에 의해 실효 노광량 분포로 변환한 도면이다. 도 29와 비교하면 명백해지는 바와 같이, 실효 노광량은 평탄한 분포를 나타내며, 수학식 5로 나타내는 간단한 2차 다항식에 의한 보정이 충분하게 효과가 있는 것을 알 수 있다.
또한, 도 11에 도시한 프로세스에 의해 드라이 에칭하여 형성한 모니터 기초막 패턴(12)의 어긋남폭을, 사전에 설정한 임의의 기준점으로부터의 어긋남폭 BL로 하여 재계산함으로써, 레지스트 패턴인 경우와 마찬가지의 노광량 설정값-어긋남폭의 관계를 얻는다. 모니터 기초막 패턴(12)의 어긋남폭으로부터 실효 노광량을 구하는 식은, 마찬가지로,
Figure 112003010599810-pat00007
로 된다. 수학식 7을 이용하여, 상술한 방법으로 보정 노광량을 구하는 것이 가능하다.
본 발명의 제3 실시 형태에 따른 노광 방법에 따르면, 간편하게 고정밀도로 반도체 디바이스의 치수 제어가 가능해진다.
다음으로, 도 32를 이용하여, 본 발명에 따른 노광 방법을 반도체 디바이스 제조 프로세스에 적용한 예를 도시한다.
(a) 우선, 단계 S201에서, 노광량 설정 데이터 출력 모듈(65)은, 각 샷 균일의 노광 조건으로 설정한다.
(b) 단계 S202에서, 노광 장치(50)에, 레지스트막(3)을 회전 도포한 더미 웨이퍼(반도체 기판)를 세트한다.
(c) 단계 S203에서, 소정의 레티클(4d)을 이용하여 노광 현상을 행하여, 레지스트 패턴을 형성한다. 여기서는, 균일 노광 조건이기 때문에, 노광 장치 제어 유닛(51)은 동일 노광 조건으로 각 샷 노광을 행한다.
(d) 단계 S204에서, 모니터 레지스트 패턴(13)의 위치 어긋남폭 분포 RL(x, y)를 오정렬 검사 장치(70)에 의해 측정하고, 결과를 오정렬 검사 제어 모듈(71)로부터 노광 처리 유닛(60)의 데이터 입력 모듈(62)로 건네 준다.
(e) 단계 S205에서, 노광량 산출 모듈(63)은, 위치 어긋남폭으로부터 실효 노광량의 산출을 행하여, 반도체 기판(1) 내의 실효 노광량 분포를 구한다. 산출 결과는, 위치 어긋남폭의 데이터와 함께 기억 장치(66)에 등록된다.
(f) 단계 S206에서, 보정 계수 산출 모듈(64)은, 실효 노광량 분포로부터, 수학식 5를 이용하여 2차 함수 근사식 F(x, y)를 구한다.
(g) 단계 S207에서, 보정 계수 산출 모듈(64)은, 구한 F(x, y)로부터, 수학식 6을 이용하여 각 샷 위치에서의 보정 노광량 SH(x, y)를 산출하여, F(x, y)와 함께 기억 장치(66)에 등록한다.
(h) 단계 S208에서, 반도체 디바이스의 제조 로트 프로세스를 개시한다.
(i) 단계 S209에서, 데이터 출력 모듈(65)은, 보정 노광량 SH(x, y)를 노광 장치 제어 유닛(51)으로 출력한다.
(j) 단계 S210에서, 소정의 반도체 제조 프로세스를 거친 로트 반도체 기판(반도체 기판(1))을 노광 장치(50)에 세트한다.
(k) 단계 S211에서, 소정의 레티클(4c)을 이용하여 설정된 샷 SH(x, y)에 따라 노광하고, 현상을 행하여, 레지스트 패턴을 형성한다.
(l) 단계 S212에서, 모니터 레지스트 패턴(13)의 어긋남폭의 분포 RL(x, y)를 오정렬 검사 장치(70)에서 측정하고, 결과를 오정렬 검사 제어 모듈(71)로부터 노광 처리 유닛(60)의 기억 장치(66)에 보관한다.
(m) 단계 S213에서, 반도체 기판(1)을 샷 에칭 장치(80)에 세트하고, 소정의 RIE 조건으로 레지스트 패턴을 마스크로 하여 기초막(2)을 에칭한다.
(n) 단계 S214에서, 레지스트 패턴을 웨트 에칭하여 제거한다.
(o) 단계 S215에서, 반도체 기판(1)을 오정렬 검사 장치(70)에 세트하고, 모니터 기초막 패턴(12)의 어긋남폭의 분포 BL(x, y)를 측정한다. 결과를 오정렬 검사 제어 모듈(71)로부터 노광 처리 유닛(60)의 기억 장치(66)에 보관한다.
(p) 단계 S216에서, 노광량 산출 모듈(63)은 기억 장치(66)로부터 모니터 기초층 패턴(12)의 어긋남폭의 분포 BL(x, y)를 판독하여 3σ를 구하고, 사전에 설정한 3σ 기준값과 비교하여, 허용 범위 이내인지를 조사한다. 허용 범위 이내이면 단계 S210으로 되돌아가 로트 반도체 기판의 처리를 반복한다.
(q) 분포 BL(x, y)의 3σ가 설정 3σ 기준값보다 크고, 허용 범위를 초과한 경우, 단계 S217에서, 노광량 산출 모듈(63)은, BL(x, y)를 이용하여 수학식 7에 의해 실효 노광량의 산출을 행하여, 반도체 기판(1) 내의 실효 노광량 분포 ED(x, y)를 구한다. 산출 결과는 기억 장치(66)에 등록된다.
(r) 단계 S218에서, 보정 계수 산출 모듈(64)은, 실효 노광량 분포로부터 2차함수 근사식 F(x, y)를 구하고, 기억 장치(66)에 갱신 등록한다.
(s) 단계 S207에서, 보정 계수 산출 모듈(64)은, 현재의 보정 노광량 SH(x, y)를 판독하여, DB(x, y)로 개명한다. 구한 F(x, y)와 DB(x, y)를 이용하여 수학식 6으로부터 새롭게 보정 노광량 SH(x, y)를 산출하여, 기억 장치(66)에 갱신 등 록하고, 단계 S209로 되돌아가 로트 프로세스를 재개한다.
본 발명에 따른 노광 장치 제어 시스템에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 노광 방법을 이용한 반도체 디바이스의 제조 방법을 제공할 수 있다.
또한, 포토리소그래피 공정 후의 검사 결과를 기초로 보정 노광량을 산출할 뿐만 아니라, 드라이 에칭 처리 후의 노광량 모니터 패턴의 검사 결과를 기초로 보정 노광량을 산출하기 때문에 더욱 양호한 정밀도로 제어 가능해진다.
(변형예)
본 발명에 따른 노광 장치 제어 시스템에서는, 노광 처리 유닛(60)은, 예를 들면, 개별의 컴퓨터 등의 노광 처리 장치에서 실현되고 있는 것으로 하고 있다. 노광 장치 제어 시스템의 변형예에서는, 노광 처리 유닛의 기능이, 노광 장치에 부속하는 노광 장치 제어 유닛에 포함되어 있다. 그 밖에 것은 마찬가지이기 때문에, 중복된 기재를 생략한다.
도 33에 도시한 바와 같이, 노광 장치 제어 시스템의 변형예의 노광 장치(50)는, 도 2에 도시한 축소 투영 노광 장치이다. 노광 장치 제어 유닛(51a)은, 광원으로부터의 입사광의 콜리메이트나 온 오프 등을 제어하는 조명 광학계 모듈(52)과, 레티클의 노광 패턴의 축소 투영 등을 제어하는 투영 광학계 모듈(53)과, 노광 패턴의 얼라이먼트를 제어하는 얼라이먼트계 모듈(54)과, 스테이지의 구동을 제어하는 스테이지 구동계 모듈(55)과, 드라이 에칭 장치 제어 모듈(81)로부터 드라이 에칭 장치(80)의 에칭 조건 등을 취득하는 프로세스 조건 입력 모듈(61) 과, 오정렬 검사 제어 모듈(71)로부터 오정렬 검사 장치(70)에 의한 측정 데이터를 취득하는 데이터 입력 모듈(62)과, 입력 모듈(62)로부터 입력된 측정 데이터로부터 실효 노광량을 산출하는 노광량 산출 모듈(63)과, 산출된 실효 노광량으로부터 노광 보정 계수를 산출하는 보정 계수 산출 모듈(64)과, 산출된 보정 계수를 기초로 노광량을 설정하는 데이터 출력 모듈(65)과, 노광 관리 정보를 보관하는 기억 장치(66)로 구성된다. 노광 장치 제어 유닛(51a)은, 근거리 통신망(LAN)(90)에 접속되며, 호스트 컴퓨터(91)에 의해 관리된다.
본 발명의 노광 장치 제어 시스템의 변형예에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 노광 방법을 이용한 반도체 디바이스의 제조 방법을 제공할 수 있다.
(실시예)
본 발명이 실시예에 따른 반도체 디바이스의 제조 방법은, 노광 모니터 패턴을 이용하여, 포토리소그래피 공정과 드라이 에칭 공정 각각에서 형성되는 패턴의 어긋남폭 차를 구함으로써, 간편하게 고정밀도의 선폭 모니터 및 가공 제어를 행하는 것에 특징이 있으며, 다른 것은 제1 및 제2 실시 형태와 마찬가지로 중복된 기재는 생략한다.
상술한 바와 같이, 본 발명에서는, 반도체 디바이스의 패턴 형성 공정을 보정 노광량에 의해 제어하고 있다. 보정 노광량에는 드라이 에칭의 변동 성분의 보정도 포함되어 있다. 그러나, 드라이 에칭이 최적 조건으로부터 대폭 어긋나서 큰 분포를 갖게 되면, 노광량만의 보정에서는, 제어가 곤란하게 되어, 패턴 폭의 변동 도 커지게 된다. 명백하게 드라이 에칭 조건이 어긋나게 되어, 큰 분포가 생기게 되는 경우에는, 드라이 에칭 조건의 재조정을 행하는 쪽이 효율적으로 공정의 관리를 행할 수 있다. 본 발명의 실시예의 반도체 디바이스의 제조 방법은, 노광량의 보정과 마찬가지의 방법에 의해 드라이 에칭에 의한 패턴 폭의 영향을 추출하여 모니터하고, 또한, 에칭의 최적 조건을 구하는 방법이다.
(a) 도 34의 단계 S301에서, 데이터 출력 모듈(65)은, 사전에 보관되어 있는 보정 노광원 SH(x, y)를 기억 장치(66)로부터 판독하여, 노광 장치 제어 유닛(51)으로 출력한다.
(b) 단계 S302에서, 소정의 프로세스를 거친 에칭 테스트 웨이퍼(반도체 기판(1))를 노광 장치(50)에 세트한다.
(c) 단계 S303에서, 소정의 레티클(4c)을 이용하여, 설정된 샷 SH(x, y)에 따라 노광하고, 현상을 행하여, 레지스트 패턴을 형성한다.
(d) 단계 S304에서, 모니터 레지스트 패턴(13)의 어긋남폭의 분포 RL(x, y)를 오정렬 검사 장치(70)에 의해 측정하고, 결과를 오정렬 검사 제어 모듈(71)로부터 노광 처리 유닛(60)의 기억 장치(66)에 보관한다.
(e) 단계 S305에서, 반도체 기판(1)을 드라이 에칭 장치(80)에 세트하고, 소정의 RIE 조건으로 레지스트 패턴을 마스크로 하여 기초막(2)을 에칭한다.
(f) 단계 S306에서, 레지스트 패턴을 웨트 에칭하여, 제거한다.
(g) 단계 S307에서, 반도체 기판(1)을 오정렬 검사 장치(70)에 세트하고, 모니터 기초막 패턴(12)의 어긋남폭의 분포 BL(x, y)를 측정한다. 결과를 오정렬 검 사 제어 모듈(71)로부터 노광 처리 유닛(60)의 기억 장치(66)에 보관한다.
(h) 단계 S308에서, 노광량 산출 모듈(63)은 기억 장치(66)로부터 모니터 레지스트 패턴(13)의 어긋남폭의 분포 RL(x, y)와 모니터 기초막 패턴(12)의 어긋남폭의 분포 BL(x, y)를 판독하여, BL(x, y)와 RL(x, y)와의 차를 구하고, 어긋남폭 차 분포를 얻는다.
(i) 단계 S309에서, 어긋남폭 차 분포의 변동이 허용 범위인지를 조사한다. 예를 들면, 어긋남폭 차 분포의 3σ를 계산하여, 소정의 기준값과 비교한다.
(j) 어긋남폭 차 분포가 허용 범위를 초과하고 있으면, 단계 S310에서, 에칭 조건을 재조정하여, 단계 S302로 되돌아가, 에칭 테스트를 반복한다.
(k) 허용 범위 이내이면 단계 S311로 진행하여 로트 반도체 기판의 처리를 개시한다.
본 실시예에서는, 노광 모니터 패턴으로부터 투영 전사된 모니터 레지스트 패턴(13)을 마스크로 하여, RIE에 의해 형성된 모니터 기초막 패턴(12)을 형성한다. 포토리소그래피 후의 모니터 레지스트 패턴(13)의 어긋남폭과, RIE 후의 모니터 기초막 패턴(12)의 어긋남폭으로부터, 어긋남폭 차 분포가 구해진다. 어긋남폭 차 분포는, 따라서, RIE에 의한 에칭의 면 내 분포를 추출한 것으로 된다. 또한, 어긋남폭을 실효 노광량으로 변환하여 마찬가지의 처리를 행해도 되는 것은 물론이다.
도 35 및 도 36은, 단계 S304 및 S307에서 얻어지는 모니터 레지스트 패턴(13) 및 모니터 기초막 패턴(12)의 패턴 어긋남폭으로부터 산출된 실효 노광량 분포이다. 도 37은, 각각의 실효 노광량 분포를 빼어 구한 실효 노광량 차 분포이다. 이와 같이, 본 발명의 실시예에 따르면, 드라이 에칭에 의한 치수 변동의 경향을 실효적인 노광량 분포로서 관측할 수 있다.
또한, 본 발명의 제2 실시 형태의 노광 모니터 패턴을 이용해도, 마찬가지로 드라이 에칭에 의한 영향을 측정하는 것이 가능해지는 것도, 지금까지의 설명으로부터 명백하다.
본 발명의 실시예에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 모니터 방법을 이용한 에칭 방법을 제공할 수 있다.
(그 밖의 실시 형태)
상기한 바와 같이, 본 발명은 제1 및 제2 실시 형태에 의해 기재하였지만, 이 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것으로 이해해서는 안된다. 이 개시로부터 당업자에게는 다양한 대체 실시 형태, 실시예 및 운용 기술이 명백해질 것이다.
본 발명의 실시 형태에서는, 설명의 편의상, KrF 엑시머 레이저 축소 투영 노광 장치를 이용하지만, 광원으로서도, i선이나 g 등의 자외선, 다른 엑시머 레이저, 혹은, 전자빔이나 X선 등을 이용해도 되는 것은 물론이다. 또한, 컨택트 방식, 프록시미티 방식 혹은 미러 프로젝션 방식 등의 노광 장치를 이용해도 된다.
또한, 이방성 드라이 에칭 방법으로서 이용하고 있는 RIE의 플라즈마원은, 평행 평판형이 잘 알려져 있지만, 사용하는 전자파의 주파수대, 전자파의 도입 방법, 전자파와 자계의 인가법에 의해 다양한 형태의 플라즈마원, 예를 들면, 전자 사이클론 공명(ECR)으로 대표되는 유자장 마이크로 파형, 마그네트론형, 엘리콘 파형, 표면 파형 등이 드라이 에칭용으로서 사용할 수 있는 것은 물론이며, 또한, RIE 이외에도, 반응성 이온 빔 에칭(RIBE)이나 이온 빔 에칭(IBE) 등의 이방성 드라이 에칭 방법을 적용할 수 있는 것은 물론이다.
본 발명의 실시 형태에서, 노광광의 투과율의 분포를 갖게 하기 위해, 회절 격자의 개구율을 원하는 비율로 변화시킨 노광 패턴을 이용하였지만, 회절 격자에 한정하지 않고, 다른 방법에 의해 노광광의 투과율의 분포를 갖게 할 수 있으면, 어떠한 방법이라도 되는 것은 물론이다. 예를 들면, 금속이어도 박막으로 하면 광 투과성이 생기기 때문에, 차광막으로서 사용하고 있는 금속을, 두께의 분포를 갖게 하여 퇴적하면 광의 투과율을 가변으로 할 수 있다. 혹은, 차광 재료를 입자 형상으로 하여 입자 밀도를 변화시킴으로써 투과율을 가변으로 할 수 있다.
또한, 기초막으로서, 실리콘 산화막(SiO2)을 이용하여 설명하였지만, 다른 절연막, 예를 들면, 실리콘 질화막(SiN), 실리콘 산화 질화막(SiON), 인 혹은 인과 붕소를 확산한 실리콘 산화막(PSG 혹은 BPSG), 실리콘계 수지에 의한 스핀 온 글라스막(SOG), 폴리이미드 수지막, 불소 첨가 실리콘 산화막, 오르가노 폴리실옥산계 화합물, 무기 폴리실옥산계 화합물 등이 사용할 수 있는 것도 명백하다. 또한, 절연막에 한정되지 않고, 도전 성막, 예를 들면, 알루미늄(Al), 구리(Cu) 등의 금속막, 티탄(Ti), 텅스텐(W)으로 대표되는 고융점 금속막 및 이들의 실리사이드막, 혹은 폴리실리콘막 등도 이방성 드라이 에칭으로 가공되는 기초막으로서 이용해도 되 는 것은 물론이다.
이와 같이, 본 발명은 여기에는 기재되어 있지 않은 다양한 실시 형태 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기한 설명으로부터 타당한 특허 청구의 범위에 관계되는 발명 특정 사항에 의해서만 정해지는 것이다.
본 발명에 따르면, 미세 가공 패턴의 폭을 간편하게, 또한 고정밀도로 관측할 수 있는 모니터 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 노광 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 노광 처리 장치를 제공할 수 있다.
또한, 본 발명에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 노광 방법을 이용한 반도체 디바이스의 제조 방법을 제공할 수 있다.
또한, 본 발명에 따르면, 미세 가공의 정밀도 및 균일성을 향상시키는 모니터 방법을 이용한 에칭 방법을 제공할 수 있다.

Claims (36)

  1. 기초막 상에 모니터 레지스트 패턴을 형성(delineate)하는 단계 -상기 모니터 레지스트 패턴은 적어도 자신의 한 변에서 상기 기초막의 표면에 대하여 경사진 경사 측벽을 가짐- 와,
    상기 경사 측벽이 상기 기초막과 교차하는 교차선(cross line)에 대해 직교하는 방향으로 상기 모니터 레지스트 패턴의 폭을 측정하는 단계와,
    상기 모니터 레지스트 패턴을 마스크로 사용하여, 상기 기초막을 선택적으로 에칭함으로써 모니터 기초막 패턴을 형성(delineate)하는 단계와,
    상기 직교하는 방향으로 상기 모니터 기초막 패턴의 폭을 측정하는 단계와,
    상기 모니터 레지스트 패턴의 폭과 상기 모니터 기초막 패턴의 폭 간의 차로부터 상기 모니터 기초막 패턴의 어긋남 폭(shift width)을 얻는 단계
    를 포함하는 모니터 방법.
  2. 제1항에 있어서,
    상기 모니터 레지스트 패턴은 피치(pitch)를 갖는 회절 격자 패턴으로부터 노광되어 형성되고, 광 투과율(light transmissivity)은 상기 회절 격자 패턴을 구현하는 평행선들의 방향에 수직한 방향을 따라 일정 증분으로 단계적으로 변화하는모니터 방법.
  3. 제2항에 있어서, 상기 회절 격자 패턴의 피치는, 상기 노광을 행하는 노광 장치(aligner)의 광원 파장과 렌즈 개구수와 코히어런스 팩터를 사용하여 관계식에 의해 산출되는 폭보다 작은 모니터 방법.
  4. 제3항에 있어서,
    상기 회절 격자 패턴의 피치 P는, 상기 광원 파장을 λ, 상기 렌즈 개구수를 NA, 상기 코히어런스 팩터를 σ로 하였을 때,
    P<λ/(NA×(1+σ))
    의 조건을 만족시키는 모니터 방법.
  5. 반도체 기판의 표면 상에 복수의 노광 영역을 할당하는 단계와,
    상기 반도체 기판의 위치 좌표에 대해 정의된 노광량 함수를 사용한 근사에 의해 상기 노광 영역에 대한 노광량을 설정하는 단계
    를 포함하는 노광 방법.
  6. 제5항에 있어서,
    상기 노광량 함수는, 상기 노광 영역에 노광을 행하고, 패턴을 형성(delineate)하고, 상기 패턴의 어긋남 폭을 상기 노광 영역마다 측정하여 획득된 어긋남 폭 분포로부터 산출되고, 상기 노광량 함수는 상기 위치 좌표의 2차식 또는 그 이상의 다항식인 노광 방법.
  7. 제6항에 있어서,
    상기 패턴은 적어도 자신의 한 변에서 상기 반도체 기판의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴인 방법.
  8. 제7항에 있어서,
    상기 모니터 레지스트 패턴의 상기 경사 측벽에 대향하는 측벽의 상기 반도체 기판의 표면에 대한 각도가 대략 직각인 노광 방법.
  9. 제7항에 있어서,
    상기 모니터 레지스트 패턴은 피치를 갖는 회절 격자 패턴으로부터 노광되어 형성되고, 광 투과율은 상기 회절 격자 패턴을 구현하는 평행선들의 방향에 수직한 방향을 따라 일정 증분으로 단계적으로 변화하는 노광 방법.
  10. 제9항에 있어서,
    상기 회절 격자 패턴의 피치는, 상기 노광을 행하는 노광 장치의 광원 파장과 렌즈 개구수와 코히어런스 팩터를 사용하여 관계식에 의해 산출되는 폭보다 작은 노광 방법.
  11. 제10항에 있어서,
    상기 회절 격자 패턴의 피치 P는, 상기 광원 파장을 λ, 상기 렌즈 개구수를 NA, 상기 코히어런스 팩터를 σ로 하였을 때,
    P<λ/(NA×(1+σ))
    의 조건을 만족시키는 노광 방법.
  12. 제7항에 있어서,
    상기 패턴은 상기 모니터 레지스트 패턴을 마스크로 사용하여 선택적으로 에칭하여 형성된 모니터 기초막 패턴인 노광 방법.
  13. 반도체 디바이스를 제조하는 방법으로서,
    반도체 기판 상에 상기 반도체 디바이스를 제조하는 제조 공정을 실행하는 단계와,
    상기 반도체 기판 위에서 규정된 위치 좌표에 대한 노광량 함수를 사용한 근사에 의해 복수의 노광 영역에 대한 노광량을 상기 노광 영역마다 설정하는 단계 -상기 복수의 노광 영역은 상기 반도체 기판의 표면 상에 할당됨- 와,
    상기 반도체 기판 상에 기초막을 피착하는 단계와,
    상기 기초막의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴을 형성(delineate)하는 단계와,
    상기 모니터 레지스트 패턴을 마스크로 하여 상기 기초막을 선택적으로 에칭하여 모니터 기초막 패턴을 형성(delineate)하는 단계와,
    상기 모니터 기초막 패턴의 어긋남 폭의 어긋남 폭 분포를 상기 노광 영역마다 측정하는 단계와,
    상기 어긋남 폭 분포의 변동을 허용가능 한계값과 비교하는 단계와,
    상기 변동이 상기 한계값보다 작은 경우에는 상기 노광 영역의 상기 노광량을 유지하면서 제2 제조 공정을 실행하고, 상기 변동이 상기 한계값을 초과한 경우에는 상기 어긋남 폭 분포를 상기 반도체 기판위에서 규정된 위치 좌표의 다항식에 의해 근사하고 상기 노광 영역마다의 노광량을 산출하여 상기 제2 제조 공정을 실행하는 단계
    를 포함하는 반도체 디바이스의 제조 방법.
  14. 제13항에 있어서,
    상기 노광량 함수가 상기 위치 좌표의 2차 이상의 다항식인 반도체 디바이스의 제조 방법.
  15. 제13항에 있어서,
    상기 모니터 레지스트 패턴의 상기 경사 측벽에 대향하는 측벽의 상기 기초막의 표면에 대한 각도가 대략 직각인 반도체 디바이스의 제조 방법.
  16. 제13항에 있어서,
    상기 모니터 레지스트 패턴은 피치를 갖는 회절 격자 패턴으로부터 노광되어 형성되고, 광 투과율은 상기 회절 격자 패턴을 구현하는 평행선들의 방향에 수직한 방향을 따라 일정 증분으로 단계적으로 변화하는 반도체 디바이스의 제조 방법.
  17. 제16항에 있어서,
    상기 회절 격자 패턴의 피치는, 상기 노광을 행하는 노광 장치의 광원 파장과 렌즈 개구수와 코히어런스 팩터를 사용하여 관계식에 의해 산출되는 폭보다 작은 반도체 디바이스의 제조 방법.
  18. 제17항에 있어서,
    상기 회절 격자 패턴의 피치 P는, 상기 광원 파장을 λ, 상기 렌즈 개구수를 NA, 상기 코히어런스 팩터를 σ로 하였을 때,
    P<λ/(NA×(1+σ))
    의 조건을 만족시키는 반도체 디바이스의 제조 방법.
  19. 반도체 기판 위에 피착된 기초막의 표면 상에 할당된 복수의 노광 영역에 대해 노광량을 설정하는 단계와,
    상기 기초막의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴을 형성(delineate)하는 단계와,
    상기 모니터 레지스트 패턴의 어긋남 폭을 상기 노광 영역마다 측정하는 단계와,
    상기 모니터 레지스트 패턴을 마스크로 하여 상기 기초막을 소정의 에칭 조건을 따라 선택적으로 에칭하여 모니터 기초막 패턴을 형성(delineate)하는 단계와,
    상기 모니터 기초막 패턴의 어긋남 폭을 상기 노광 영역마다 측정하는 공정과,
    상기 모니터 기초막 패턴의 어긋남 폭과 상기 모니터 레지스트 패턴의 어긋남 폭과의 차를 취하여, 어긋남 폭 차의 분포를 획득하는 단계와,
    상기 어긋남 폭 차의 분포의 변동을 허용가능 한계값과 비교하는 단계와,
    상기 변동이 상기 한계값보다 작은 경우에는 상기 에칭 조건을 유지하고, 상기 변동이 상기 한계값을 초과한 경우에는 상기 에칭 조건을 조정함으로써 또 다른 에칭 조건을 설정하여 또 다른 어긋남 폭 차의 분포의 또 다른 변동을 상기 한계값과 비교하는 처리를 반복하는 단계
    를 포함하는 에칭 방법.
  20. 제19항에 있어서,
    상기 모니터 레지스트 패턴의 상기 경사 측벽에 대향하는 측벽의 상기 기초막의 표면에 대한 각도가 대략 직각인 에칭 방법.
  21. 제19항에 있어서,
    상기 모니터 레지스트 패턴은 피치를 갖는 회절 격자 패턴으로부터 노광되어 형성되고, 광 투과율은 상기 회절 격자 패턴을 구현하는 평행선들의 방향에 수직한 방향을 따라 일정 증분으로 단계적으로 변화하는 에칭 방법.
  22. 제21항에 있어서,
    상기 회절 격자 패턴의 피치는, 상기 노광을 행하는 노광 장치의 광원 파장과 렌즈 개구수와 코히어런스 팩터를 사용하여 관계식에 의해 산출되는 폭보다 작은 에칭 방법.
  23. 제22항에 있어서,
    상기 회절 격자 패턴의 피치 P는, 상기 광원 파장을 λ, 상기 렌즈 개구수를 NA, 상기 코히어런스 팩터를 σ로 하였을 때,
    P<λ/(NA×(1+σ))
    의 조건을 만족시키는 에칭 방법.
  24. 반도체 디바이스를 제조하는 방법으로서,
    반도체 기판 위에 상기 반도체 디바이스를 제조하는 제조 공정을 실행하는 단계와,
    상기 반도체 기판의 표면 상에 할당된 복수의 노광 영역에 대해 노광량을 설정하는 단계와,
    상기 반도체 기판 상에 기초막을 피착하는 단계와,
    상기 기초막 상에 레지스트 막을 피복하는 단계와,
    상기 기초막의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴을 형성(delineate)하는 단계와,
    상기 모니터 레지스트 패턴의 어긋남 폭을 상기 노광 영역마다 측정하는 단계와,
    상기 모니터 레지스트 패턴을 마스크로 하여 상기 기초막을 소정의 에칭 조건을 따라 선택적으로 에칭하여 모니터 기초막 패턴을 형성(delineate)하는 단계와,
    상기 모니터 기초막 패턴의 어긋남 폭을 상기 노광 영역마다 측정하는 공정과,
    상기 모니터 기초막 패턴의 어긋남 폭과 상기 모니터 레지스트 패턴의 어긋남 폭과의 차를 취하여, 어긋남 폭 차의 분포를 획득하는 단계와,
    상기 어긋남 폭 차의 분포의 변동을 허용가능 한계값과 비교하는 단계와,
    상기 변동이 상기 한계값보다 작은 경우에는 상기 에칭 조건을 유지하며 제2 제조 공정을 실행하고, 상기 변동이 상기 한계값을 초과하는 경우에는 상기 에칭 조건을 조정함으로써 또 다른 에칭 조건을 설정하여 또 다른 어긋남 폭 차의 분포의 또 다른 변동을 상기 한계값과 비교하는 처리를 반복함으로써 상기 제2 제조 공정을 실행하는 단계
    을 포함하는 반도체 디바이스의 제조 방법.
  25. 제24항에 있어서,
    상기 모니터 레지스트 패턴의 상기 경사 측벽에 대향하는 측벽의 상기 기초막의 표면에 대한 각도가 대략 직각인 반도체 디바이스의 제조 방법.
  26. 제24항에 있어서,
    상기 모니터 레지스트 패턴은 피치를 갖는 회절 격자 패턴으로부터 노광되어 형성되고, 광 투과율은 상기 회절 격자 패턴을 구현하는 평행선들의 방향에 수직한 방향을 따라 일정 증분으로 단계적으로 변화하는 반도체 디바이스의 제조 방법.
  27. 제26항에 있어서,
    상기 회절 격자 패턴의 피치는, 상기 노광을 행하는 노광 장치의 광원 파장과 렌즈 개구수와 코히어런스 팩터를 사용하여 관계식에 의해 산출되는 폭보다 작은 반도체 디바이스의 제조 방법.
  28. 제27항에 있어서,
    상기 회절 격자 패턴의 피치 P는, 상기 광원 파장을 λ, 상기 렌즈 개구수를 NA, 상기 코히어런스 팩터를 σ로 하였을 때,
    P<λ/(NA×(1+σ))
    의 조건을 만족시키는 반도체 디바이스의 제조 방법.
  29. 반도체 기판의 표면 위에 할당된 복수의 노광 영역마다 어긋남 폭 패턴을 획득하도록 구성된 데이터 입력 모듈 -상기 패턴은 상기 노광 영역에 대해 순차적 노광을 실행하는 노광 장치를 이용하여 상기 반도체 기판 상에 형성됨- 과,
    상기 어긋남 폭을 관계식에 의해 실효 노광량으로 변환하도록 구성된 노광량 산출 모듈과,
    상기 반도체 기판 상에 규정된 위치 좌표에 대한 노광량 함수에 의해 상기 노광 영역마다의 상기 실효 노광량의 분포를 근사함으로써 보정 계수를 산출하도록 구성된 보정 계수 산출 모듈과,
    상기 노광 영역의 상기 보정 계수에 의해 보정된 보정 노광량을 노광 장치 제어부로 출력하도록 구성된 데이터 출력 모듈
    을 포함하는 노광 처리 장치.
  30. 제29항에 있어서,
    상기 노광량 함수가 상기 위치 좌표의 2차 이상의 다항식인 노광 처리 장치.
  31. 제29항에 있어서,
    상기 패턴은 적어도 자신의 한 변에서 상기 반도체 기판의 표면에 대하여 경사진 경사 측벽을 갖는 모니터 레지스트 패턴인 노광 처리 장치.
  32. 제31항에 있어서,
    상기 모니터 레지스트 패턴의 상기 경사 측벽에 대향하는 측벽의 상기 기초막의 표면에 대한 각도가 대략 직각인 노광 처리 장치.
  33. 제31항에 있어서,
    상기 모니터 레지스트 패턴은 피치를 갖는 회절 격자 패턴으로부터 노광되어 형성되고, 광 투과율은 상기 회절 격자 패턴을 구현하는 평행선들의 방향에 수직한 방향을 따라 일정 증분으로 단계적으로 변화하는 노광 처리 장치.
  34. 제33항에 있어서,
    상기 회절 격자 패턴의 피치는, 상기 노광을 행하는 노광 장치의 광원 파장과 렌즈 개구수와 코히어런스 팩터를 사용하여 관계식에 의해 산출되는 폭보다 작은 노광 처리 장치.
  35. 제34항에 있어서,
    상기 회절 격자 패턴의 피치 P는, 상기 광원 파장을 λ, 상기 렌즈 개구수를 NA, 상기 코히어런스 팩터를 σ로 하였을 때,
    P<λ/(NA×(1+σ))
    의 조건을 만족시키는 노광 처리 장치.
  36. 제31항에 있어서,
    상기 패턴은, 상기 모니터 레지스트 패턴을 마스크로 하여 선택적으로 에칭하여 형성된 모니터 기초막 패턴인 노광 처리 장치.
KR1020030018816A 2002-03-26 2003-03-26 모니터 방법, 노광 방법, 반도체 디바이스의 제조 방법,에칭 방법 및 노광 처리 장치 Expired - Fee Related KR100572940B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00087015 2002-03-26
JP2002087015A JP3727895B2 (ja) 2002-03-26 2002-03-26 モニタ方法

Publications (2)

Publication Number Publication Date
KR20030077465A KR20030077465A (ko) 2003-10-01
KR100572940B1 true KR100572940B1 (ko) 2006-04-25

Family

ID=28449347

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018816A Expired - Fee Related KR100572940B1 (ko) 2002-03-26 2003-03-26 모니터 방법, 노광 방법, 반도체 디바이스의 제조 방법,에칭 방법 및 노광 처리 장치

Country Status (6)

Country Link
US (1) US6866976B2 (ko)
JP (1) JP3727895B2 (ko)
KR (1) KR100572940B1 (ko)
CN (2) CN1252543C (ko)
NL (1) NL1023020C2 (ko)
TW (1) TWI241463B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118684B1 (ko) 2009-03-06 2012-03-06 한국과학기술원 측정 패턴 구조체, 보정 구조체, 기판 처리 장치, 및 기판 처리 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4212421B2 (ja) * 2003-06-26 2009-01-21 株式会社東芝 マスク、露光量調整方法及び半導体デバイスの製造方法
JP2005197362A (ja) 2004-01-05 2005-07-21 Toshiba Corp 露光処理システムおよび露光処理方法
JP4373877B2 (ja) * 2004-08-09 2009-11-25 株式会社東芝 プロセス管理方法、モニターマーク形成方法及びプロセス管理用のマスク
KR100593745B1 (ko) * 2004-12-17 2006-06-28 삼성전자주식회사 캐패시터의 스토리지 노드 형성방법
JP2007227570A (ja) * 2006-02-22 2007-09-06 Toshiba Corp 製造装置調整システム及び製造装置調整方法
JP4825569B2 (ja) * 2006-04-12 2011-11-30 株式会社東芝 測定座標設定システム及び測定座標設定方法
JP2008218516A (ja) * 2007-02-28 2008-09-18 Toshiba Corp パターン評価方法、評価マーク、それを用いた半導体装置の製造方法
US8313877B2 (en) * 2009-06-12 2012-11-20 Micron Technology, Inc. Photolithography monitoring mark, photolithography mask comprising an exposure monitoring mark, and phase shift mask comprising an exposure monitoring mark
JP5391055B2 (ja) * 2009-12-25 2014-01-15 東京エレクトロン株式会社 半導体装置の製造方法及び半導体装置の製造システム
JP2012023215A (ja) * 2010-07-14 2012-02-02 Nikon Corp 露光量演算方法、並びに露光方法及び装置
WO2013011872A1 (ja) * 2011-07-15 2013-01-24 コニカミノルタホールディングス株式会社 ガスバリア性フィルム及びその製造方法
US9006909B2 (en) 2013-01-03 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Solder mask shape for BOT laminate packages
TWI592748B (zh) * 2013-12-26 2017-07-21 旭化成電子材料股份有限公司 Photosensitive resin composition and photosensitive resin laminated body
US9716013B2 (en) * 2014-02-04 2017-07-25 Texas Instruments Incorporated Sloped photoresist edges for defect reduction for metal dry etch processes
US20160004983A1 (en) * 2014-07-07 2016-01-07 GM Global Technology Operations LLC Method and apparatus for quantifying dimensional variations and process capability independently of datum points
CN106707697B (zh) * 2017-01-04 2018-10-26 上海华虹宏力半导体制造有限公司 芯片的图形尺寸检测方法
KR102620864B1 (ko) * 2018-11-23 2024-01-04 에스케이하이닉스 주식회사 반도체 패키지 및 제조 방법
CN110533662B (zh) * 2019-09-19 2022-05-20 京东方科技集团股份有限公司 一种成像质量分析方法及其装置
US12210279B2 (en) * 2021-05-27 2025-01-28 AGC Inc. Electroconductive-film-coated substrate and reflective mask blank
US12066658B2 (en) * 2022-04-21 2024-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated optical devices and methods of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270320A (ja) * 1997-03-25 1998-10-09 Sony Corp 露光装置および露光方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260383A (ja) * 1993-03-03 1994-09-16 Nikon Corp 露光方法
JP3761357B2 (ja) 1999-02-22 2006-03-29 株式会社東芝 露光量モニタマスク、露光量調整方法及び半導体装置の製造方法
US6238936B1 (en) * 1999-03-08 2001-05-29 Advanced Micro Devices, Inc. Method of using critical dimension mapping to qualify a new integrated circuit fabrication etch process
US6331711B1 (en) * 1999-08-06 2001-12-18 Etec Systems, Inc. Correction for systematic, low spatial frequency critical dimension variations in lithography
JP3949853B2 (ja) * 1999-09-28 2007-07-25 株式会社東芝 露光装置の制御方法及び半導体製造装置の制御方法
JP4158384B2 (ja) * 2001-07-19 2008-10-01 株式会社日立製作所 半導体デバイスの製造工程監視方法及びそのシステム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270320A (ja) * 1997-03-25 1998-10-09 Sony Corp 露光装置および露光方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101118684B1 (ko) 2009-03-06 2012-03-06 한국과학기술원 측정 패턴 구조체, 보정 구조체, 기판 처리 장치, 및 기판 처리 방법

Also Published As

Publication number Publication date
JP2003282663A (ja) 2003-10-03
KR20030077465A (ko) 2003-10-01
US20030215724A1 (en) 2003-11-20
TWI241463B (en) 2005-10-11
CN1447194A (zh) 2003-10-08
CN1252543C (zh) 2006-04-19
NL1023020A1 (nl) 2003-09-29
JP3727895B2 (ja) 2005-12-21
TW200402601A (en) 2004-02-16
CN100582934C (zh) 2010-01-20
NL1023020C2 (nl) 2005-12-28
US6866976B2 (en) 2005-03-15
CN1808270A (zh) 2006-07-26

Similar Documents

Publication Publication Date Title
KR100572940B1 (ko) 모니터 방법, 노광 방법, 반도체 디바이스의 제조 방법,에칭 방법 및 노광 처리 장치
KR100197191B1 (ko) 레지스트 패턴 형성방법
US8372565B2 (en) Method for optimizing source and mask to control line width roughness and image log slope
TW594446B (en) Photomask, focus monitoring method, exposure dose monitoring method and manufacturing method of semiconductor device
KR100955293B1 (ko) 디바이스 제조 방법과 초기 패턴의 패턴 피쳐 분배 방법 및 이러한 방법에 따라서 제조된 디바이스, 리소그래피 서브 마스크 그룹 및 이를 이용하여 제조된 디바이스
US20060206851A1 (en) Determning lithographic parameters to optimise a process window
KR100513171B1 (ko) 소자성능측정에의해근접효과를정량화방법및장치
US6208469B1 (en) Method of adjusting reduction projection exposure device
US6811939B2 (en) Focus monitoring method, focus monitoring system, and device fabricating method
JP3388986B2 (ja) 露光用マスク及びその製造方法
US7250235B2 (en) Focus monitor method and mask
US7030506B2 (en) Mask and method for using the mask in lithographic processing
KR100395292B1 (ko) 노광방법및레지스트패턴산출방법
JP4112579B2 (ja) 半導体デバイスの製造方法
US7368209B2 (en) Method for evaluating sensitivity of photoresist, method for preparation of photoresist and manufacturing method of semiconductor device
US6171739B1 (en) Method of determining focus and coma of a lens at various locations in an imaging field
JP2004163670A (ja) 露光マスクの補正方法、及び露光管理方法
KR20220099005A (ko) 반도체 소자 제조 방법
KR20030036124A (ko) 위상 변이 마스크 제작에서 위상변이 영역 형성시얼라인먼트를 결정하는 방법
US6252670B1 (en) Method for accurately calibrating a constant-angle reflection-interference spectrometer (CARIS) for measuring photoresist thickness
JP3082747B2 (ja) 露光装置の評価方法
JPS6350852B2 (ko)
JP2003224047A (ja) 露光装置
JPH02159011A (ja) ホトリソグラフィのパターン寸法管理方法
KR20060110022A (ko) 반도체 소자 제조용 레티클의 오버레이 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030326

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050419

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20051010

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20060223

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060414

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060417

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090410

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100330

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110318

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120322

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20130320

Start annual number: 8

End annual number: 8

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150309