KR940009083B1 - 평판전극의 적층접합방법 - Google Patents

평판전극의 적층접합방법 Download PDF

Info

Publication number
KR940009083B1
KR940009083B1 KR1019910000952A KR910000952A KR940009083B1 KR 940009083 B1 KR940009083 B1 KR 940009083B1 KR 1019910000952 A KR1019910000952 A KR 1019910000952A KR 910000952 A KR910000952 A KR 910000952A KR 940009083 B1 KR940009083 B1 KR 940009083B1
Authority
KR
South Korea
Prior art keywords
electrode
plate
glass material
electrodes
crystalline glass
Prior art date
Application number
KR1019910000952A
Other languages
English (en)
Other versions
KR910014990A (ko
Inventor
이사오 무라키시
라카시 가네히사
타카시 스즈끼
테쯔오 호리
Original Assignee
마쯔시다덴기산교 가부시기가이샤
다니이 아끼오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마쯔시다덴기산교 가부시기가이샤, 다니이 아끼오 filed Critical 마쯔시다덴기산교 가부시기가이샤
Publication of KR910014990A publication Critical patent/KR910014990A/ko
Application granted granted Critical
Publication of KR940009083B1 publication Critical patent/KR940009083B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C27/00—Joining pieces of glass to pieces of other inorganic material; Joining glass to glass other than by fusing
    • C03C27/06—Joining glass to glass by processes other than fusing
    • C03C27/10—Joining glass to glass by processes other than fusing with the aid of adhesive specially adapted for that purpose
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C29/00—Joining metals with the aid of glass

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Joining Of Glass To Other Materials (AREA)
  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
  • Laminated Bodies (AREA)

Abstract

내용 없음.

Description

평판전극의 적층접합방법
제1도는 본 발명의 바람직한 실시예에 의한 평판전극의 접합방법을 설명하는 측면도.
제2도는 상기 평판전극의 가열상태를 도시한 측면도.
제3도는 평면형 표시장치의 구조를 분해하여 도시한 사시도.
제4도는 본 발명의 바람직한 실시예에 의한 방법에 사용한 결정질유리재의 시차열분석(示差熱分析 : differential thermal analysis)을 도시한 그래프.
제5도는 종래예에 의한 평판전극의 접합방법을 설명하는 측면도.
* 도면의 주요부분에 대한 부호의 설명
2,3 : 평판전극 5a : 결정질유리재
5b : 비정질유리재
본 발명은 평면형 표시장치등에 사용되는 평판전극의 적층접합방법에 관한 것이다.
전자비임을 사용하여 컬러텔레비젼화상을 표시하는 평면형 표시장치등에 있어서, 복수매의 평판전극을 서로 소정의 간격으로 전기적으로 절연된 상태에서 적층접합할때, 종래에는 제5도에 도시한 바와 같이, 적층접합해야 할 평판전극(a)과 대략 같은 크기로, 평판전극(a)의 전자비임통과부와 대응하는 위치에 개구부(도시하지 않음)을 구비하고 절연층으로 피복된 금속판으로 이루어진 판형상 스페이서(b)의 양면에, 니트로셀룰로스등의 유기바인더(organic binder)와 혼합된 저융점유리(c)가 인쇄등에 의해서 도포되고, 또한 이 저융점유리(c)속에 유기비드(glass bead)나 유리섬유등의 구슬형상의 스페이서(d)가 혼입된 것을 사용하여, 상기 판형상 스페이서(b)를 대향하는 평판전극(a), (a) 사이에 삽입하고, 위치결정핀(e)에 의해서 각 평판전극(a) 및 상기 판형상 스페이서(b)를 위치결정한 상태로 소성기판(baking base)(f)위에 놓는다. 평판전극 사이에서 판형상 스페이서(b)를 유지하는 상기 평판전극이 소상기판(f)과 스템퍼(stamper)(g) 사이에서 가압되고, 소성로(h)내에서 상기 저융점유리(c)의 용융온도까지 가열함으로서, 양전극(a), (a) 사이의 간격을 상기 판형상 스페이서(b)와 상기 구슬형상 스페이서(d)에 의해서 소정의 값으로 유지한 상태에서, 이들 평판전극(a)을 상기 저융점유리(c)에 의해 접합한다.
그러나, 상기한 바와 같은 종래의 방법에서는, 평판전극 사이의 거의 전역에 걸쳐서 판형상 스페이서가 삽입되어 있기 때문에, 평판전극 사이의 정전용량이 바람직하지 않게 증가되고, 이에 의해 전기회로가 발열한다고 하는 문제가 있다.
또한 평판전극이 접합한 후에도 유리에 혼합된 유기바인더가 도포용 저융점유리내에 잔류하기 때문에, 이와 같이 잔류하는 유기바인더에 의해서 평판전극 사이의 진공도가 저하되기 쉽다고 하는 문제도 있다.
본 발명의 목적은 상기 종래기술 방법에 내재하는 상기한 문제점을 극복하기 위하여 종래기술에서와 같이 평판전극 사이에 판형상 스페이서나 도포용 저융점 유리를 사용하는 일없이, 이들 평판전극을 적층접합할 수 있는 평판전극의 적층접합방법을 제공하는데 있다.
본 발명은, 상기 목적을 달성하기 위하여, 복수의 평판전극 사이에 결정질유리재를 배치하는 공정과, 이들 평판전극을 가압한 상태에서 상기 결정질유리재를 가열하는 공정을 가지고, 상기 결정질유리재를 용융시킨후에 재결정화시킴으로써, 평판전극을 적층접합하는 평판전극의 적층접합방법에 있어서, 상기 배치공정은, 상기 복수의 평판전극 사이에 상기 결정질유리재의 용융온도에서 고점도상태로 연화하는 비정질유리재를 상기 결정질유리재와 병용해서 배치하는 것을 특징으로 하는 평판전극의 적층접합방법을 제공한다.
상기 방법에 의하면, 평판전극을 가압한 상태에서 결정질유리재를 용융하고, 용융된 결정질유리재를 각 평판전극의 표면에 용착시켜서 재결정화시킴으로서, 이들 평판전극을 견고하게 적층접합할 수 있다.
따라서, 종래예에서와 같이 판형상 스페이서나 도포용 저융점유리를 사용하는 일없이, 평판전극을 적층접합할 수 있으므로, 판형상 스페이서나 도포용 저융점유리로부터 초래하는 불편을 해소할 수 있다.
또한, 용융상태의 결정질유리재는 저점도이기 때문에, 가압된 평판전극 사이의 간격이 좁혀지는 것을 방지하는 것이 곤란한 것에 유의하여야 한다. 따라서 상기 결정질유리재가 재결정화될 때까지 상기 간격을 유지하여야 할 필요가 있다. 이와 같이 결정질유리재의 용융온도에서 고점도 상태로 연화하는 비정질유리재를 결정질유리재와 함께 사용하면, 이 비정질유리재의 고점도상태 때문에 평판전극 사이의 간격이 좁혀지는 것을 방지할 수 있다. 또는 이 비정질유리는 경화후에 평판전극의 접합력 향상에 기여할 수 있다.
제1도 내지 제3도는 평판형 표시장치에 평판전극을 적층접합하기 위하여 적용한 본 발명의 바람직한 실시예를 도시하고 있다.
소송기판(1)위에 비임인출전극(평판전극)(2)과 신호전극(평판전극)(3)을 적층하고, 그위에 스탬퍼(4)를 중첩한다. 양 전극(2), (3) 사이에, 결정질유리막대(결정질유리재)(5a)와 비정질유리막대(비정질유리재)(5b)를 서로 평행한 상태에서 교호로 배치하고 있다. 결정질유리막대(5a)의 두께는 양 전극(2), (3) 사이의 소정의 간격보다 다소 크다.
한편, 비정질유리막대(5b)의 두께는 상기 간격과 대략 동일하다. 이들 유리막대(5a), (5b)는, 전저비임이 통과하는 각 전극(2), (3)의 부분을 차단하지 않도록, 배치되어 있다.
본 실시예에서는 사용되는 결정질유리막대(5a)는, 70㏖%의 Pb와, 0.2㏖%의 B2O3와, 4㏖%의 ZnO와, 나머지의 SiO2및 Al2O3로 조성되어 있다. 이 결정질유리막대(5a)의 용융온도는 450℃이다. 또 본 실시예에서 사용되는 비정질유리막대(5b)는 50㏖%의 B2O3와, 40㏖%의 PbO와, 나머지의 Na2O 및 K2O로 조성되어 있다. 이 비정질유리막대(5b)의 전이점(transition point)(점도가 1013.3포이즈에 대응하는 점)은 383℃이고, 연화점(점도가 107.65포이즈에 대응하는 점)은 506℃이다.
소성기판(1)의 4개의 모서리에는 비임인출전극(2), 신호전극(3), 스탬퍼(4)를 수평방향으로 각각 위치결정하기 위하여 위치결정핀(6)이 소성기판(1)의 4개의 모서리에는 직립하여 설치되어 있다. 이들 위치결정핀(6)은, 비임인출전극(2)의 위치결정구멍(7), 신호전극(3)의 위치결정구멍(8)을 각각 관통해서 스탬퍼(4)의 결합구멍(9)에 결합되어 있다. 스탬퍼(4)는, 상기 위치결정핀(6)이 상기 결합구멍(9)에 결합된 상태에서 소성기판(1)에 대하여 상하동작이 가능하다. 또한, 소성기판(1)의 가장자리부분에 복수개의 지주(10)가 상부방향으로 돌출되어 있다. 각 지주의 상단면이 스탬퍼(4)의 하면에 접촉될때에 스탬퍼(4)의 하부방향이 규제된다.
이것을 소성로(11)내에서 결정질유리막대(5a)의 융점까지 가열해서 이 결정질유리막대(5a)를 용융한다. 용융된 결정질유리막대(5a)가 재결정화될때까지 온도를 유지한 다음에 소성로(11)를 냉각한다. 그동안, 제2도에 도시한 바와 같이, 소성로(11)내의 온도는 팬(fan)(12)에 의해서 균일화되어 있다. 용융한 결정질유리막대(5a)는, 제2도에 도시한 바와 같이, 스탬퍼(4)의 하중에 의해 양 전극(2), (3)의 표면에 가압되어 퍼지고, 이에 의해서 양 전극(2), (3)에 용착한다. 따라서, 양 전극 (2), (3)을 견고하게 적층적합할 수 있다.
그러나, 결정질유리막대(5a)의 점도는 용융상태에서 저하되기 때문에, 가압상태에 있는 양 전극(2), (3)사이의 소정의 간격을 유지하는 것이 어렵다. 본 실시예에 따르면, 지주(10)에 의해서 스탬퍼(4)와 소성기판(1) 사이의 간격을 일정하게 유지하고 있지만, 신호전극(3)이 자중에 의해서 하강하거나 국부적으로 구부러지고, 따라서 양 전극사이(2), (3)의 간격이 좁아질 가능성이 있다.
한편, 본 실시예에서 사용되는 비정질유리막대(5b)는 결정질유리막대(5a)의 용융온도로 연화한 상태에서도 10\9 포이즈정도의 높은 점도를 가지므로, 양 전극(2), (3) 사이의 간격이 좁아지는 것을 방지할 수 있다. 결과적으로, 제2도에 도시한 바와 같이, 비임인출전극(2)과 신호전극(3) 사이의 소정의 간격을 양호한 정밀도로 유지하면서 견고하게 적층접합할 수 있다.
이상의 방법에 의해, 제3도에 도시한 평판형 표시장치에 있어서, 비임인출전극(2), 신호전극(3), 수평집속전극(17), 수평편향전극(18), 수직편향전극(19)을 서로 적층적합하고, 전자비임원으로서의 선형상 음극(20)과, 이 선형상 음극(20)의 배면쪽에 위치한 배면전극(21)을, 스크리인(22)을 가진 유리용기(23)내에 진공상태로 밀봉한다.
본 실시예에 의하면, 비임인출전극(2)이나 신호전극(3)에 따른 평판전극을 본 실시예와 마찬가지의 방법으로 적층접합할때나 적층접합된 전극유닛을 유리용기(23)내에 밀봉할때, 비정질유리막대(5b) 연화되어도 그 점도가 높기 때문에 평판전극 사이로부터 유출되는 우려는 없다.
본 실시예에서는 사용하는 결정질유리막대(5a)의 시차열분석(示差熱分析 : differential thermal analysis)을 행한 결과, 제4도에 도시한 바와 같이, 390℃와 450℃에서 피크값이 관찰되었지만, 390℃에서는 견고한 결정을 얻는데는 불충분하고, 450℃의 전후인 430℃~480℃에서 가장 양호하게 결정화된다. 따라서, 430℃~480℃에서 강한 접합력을 얻을 수 있는 것을 알았다. 비정질유리막대(5b)의 임계점이 480℃ 이상인 경우에는, 점도가 너무 높아서 상기 비정질유리막대를 가압하여 퍼지는 것이 곤란하다. 또 연화점이 400℃ 이하인 비정질유리막대(5b)를 사용하면, 다른 평판전극을 적층접합할때나 유리용기(23)내에 밀봉할때에 평판전극 사이로부터 상기 비정질유리막대(5b)가 유출하기 쉽다.
본 발명은 상기 실시예에 제한되지 않고, 여러가지의 실시예에 적용될 수 있다. 예를 들면, 상기 실시예에서는 소성로를 사용하여 소성하고 있으나, 가열판등을 사용해서 각각의 유리재를 작업온도까지 가열할 수 있다.
본 발명은, 종래 예와 같은 판형상 스페이서나 도포용 저융점유리를 사용하는 일없이, 결정질유리재에 의해 평판전극을 적층접합할 수 있다. 따라서, 상기 판형상 스페이서에 기인하는 전기회로의 발열이나 상기 도포용 저융점유리중의 유기바인더에 기인하는 진공도저하등의 문제점을 해소시킬 수 있다.
또한, 비정질유리재를 결정질유리재와 함께 배치함으로써, 평판전극 사이의 간격을 양호한 정밀도로 유지한 상태에서 평판전극을 적층접합할 수 있다.

Claims (1)

  1. 복수의 평판전극 사이에 결정질유리재를 배치하는 공정과, 이들 평판전극을 가압한 상태에서 상기 결정질유리재를 가열하는 공정을 가지고, 상기 결정질유리재를 용융시킨 후에 재결정화 시킴으로써, 평판전극을 적층접합하는 평판전극의 적층접합방법에 있어서, 상기 배치공정은, 상기 복수의 평판전극사이에, 상기 결정질유리재의 용융온도에서 고점도상태로 연화하는 비정질유리재를 상기 결정질유리재와 병용해서 배치하는 것을 특징으로 하는 평판전극의 적층접합방법.
KR1019910000952A 1990-01-22 1991-01-21 평판전극의 적층접합방법 KR940009083B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2-12945 1990-01-22
JP2012945A JP3014709B2 (ja) 1990-01-22 1990-01-22 平板電極の積層接合方法

Publications (2)

Publication Number Publication Date
KR910014990A KR910014990A (ko) 1991-08-31
KR940009083B1 true KR940009083B1 (ko) 1994-09-29

Family

ID=11819422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000952A KR940009083B1 (ko) 1990-01-22 1991-01-21 평판전극의 적층접합방법

Country Status (5)

Country Link
US (1) US5167687A (ko)
EP (1) EP0439066B1 (ko)
JP (1) JP3014709B2 (ko)
KR (1) KR940009083B1 (ko)
DE (1) DE69118415T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400702B1 (en) * 1991-10-01 2002-06-04 Intermec Ip Corp. Radio frequency local area network
JP3060766B2 (ja) * 1993-02-05 2000-07-10 松下電器産業株式会社 画像表示装置とその製造方法
JP3658110B2 (ja) * 1995-11-27 2005-06-08 キヤノン株式会社 画像表示装置のための製造方法及び製造装置
US6021648A (en) * 1997-09-29 2000-02-08 U. S. Philips Corporation Method of manufacturing a flat glass panel for a picture display device
US6131410A (en) * 1998-03-16 2000-10-17 The Regents Of The University Of California Vacuum fusion bonding of glass plates
US6082140A (en) * 1999-06-16 2000-07-04 The Regents Of The University Of California Fusion bonding and alignment fixture
US7908884B2 (en) * 2008-01-24 2011-03-22 Atomic Energy Council-Institute Of Nuclear Energy Research Method for bonding two plates
US7987566B2 (en) * 2009-07-15 2011-08-02 Sturzebecher Richard J Capacitor forming method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2889952A (en) * 1956-02-01 1959-06-09 Corning Glass Works Composite article and method
NL250600A (ko) * 1960-04-14
US3195030A (en) * 1964-06-26 1965-07-13 Corning Glass Works Glass and methods of devitrifying same and making a capacitor therefrom
US3768991A (en) * 1972-06-14 1973-10-30 Diacon Method for sealing an enclosure for an electronic component
US3862830A (en) * 1973-07-18 1975-01-28 Rca Corp Method of forming vitreous enclosures for liquid crystal cells

Also Published As

Publication number Publication date
DE69118415T2 (de) 1996-12-05
EP0439066A1 (en) 1991-07-31
EP0439066B1 (en) 1996-04-03
JPH03216931A (ja) 1991-09-24
US5167687A (en) 1992-12-01
DE69118415D1 (de) 1996-05-09
JP3014709B2 (ja) 2000-02-28
KR910014990A (ko) 1991-08-31

Similar Documents

Publication Publication Date Title
US4204721A (en) Manufacture of gas filled envelopes
KR940009083B1 (ko) 평판전극의 적층접합방법
EP0050294A1 (en) Method of making an electrode construction and electrode construction obtainable by this method
JPH04169047A (ja) 表示装置
KR100504034B1 (ko) 진공 컨테이너의 제조방법 및 진공 컨테이너를 사용하는 화상형성장치의 제조방법
JP3014708B2 (ja) 平板電極の積層接合方法
KR930004683B1 (ko) 평면형 표시장치의 제조방법
JP3030957B2 (ja) 平面型表示装置
JPH05205618A (ja) 平面型表示装置の製造方法
KR100529890B1 (ko) 평면 디스플레이의 전극구조 및 그 형성방법
JP3114497B2 (ja) 平板型表示装置およびその製造方法
JPS62296334A (ja) 平面型表示装置
JP3106825B2 (ja) 平板電極の積層接合方法
JPH0428141A (ja) 平面型表示装置の製造方法
JPS63152831A (ja) 平面型表示装置の製造方法
JP2748382B2 (ja) 平面型表示装置
JPH02106856A (ja) 蛍光表示パネル
JPH03216930A (ja) 平板電極の積層接合方法
JPH0428140A (ja) 平面型表示装置の製造方法
JPS581958A (ja) 電子線加速型平板状ディスプレイ装置
JPH10172480A (ja) 蛍光表示管及びその製造方法
JPH06103620B2 (ja) 画像表示装置の製造方法
JPH06139971A (ja) 平板型画像表示装置およびその製造方法
JPH06231702A (ja) 画像表示装置とその製造方法
JPH05318599A (ja) 間隙形成シート及びその製造方法並びに平板状電極接合方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030924

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee