KR940006253A - 수지 봉지형 반도체 장치의 제조 방법 및 이의 제조 장치 - Google Patents

수지 봉지형 반도체 장치의 제조 방법 및 이의 제조 장치 Download PDF

Info

Publication number
KR940006253A
KR940006253A KR1019930014810A KR930014810A KR940006253A KR 940006253 A KR940006253 A KR 940006253A KR 1019930014810 A KR1019930014810 A KR 1019930014810A KR 930014810 A KR930014810 A KR 930014810A KR 940006253 A KR940006253 A KR 940006253A
Authority
KR
South Korea
Prior art keywords
resin
lead frame
resin portion
semiconductor device
manufacturing
Prior art date
Application number
KR1019930014810A
Other languages
English (en)
Other versions
KR970005713B1 (en
Inventor
히데유끼 니시까와
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR940006253A publication Critical patent/KR940006253A/ko
Priority to KR2019940017905U priority Critical patent/KR0139947Y1/ko
Priority to EP94305576A priority patent/EP0637169B1/en
Priority to DE69423395T priority patent/DE69423395T2/de
Priority to JP6180264A priority patent/JPH07154693A/ja
Priority to US08/283,805 priority patent/US5502487A/en
Application granted granted Critical
Publication of KR970005713B1 publication Critical patent/KR970005713B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67121—Apparatus for making assemblies not otherwise provided for, e.g. package constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

수지 봉지가 완료된 리드 프레임(30)의 봉지 수지부(32)를 상부측의 부재(49 및 59)의 평탄한 하부면(49' 및 59')와 하부측의 부재(41)의 평탄한 상부면(41') 사이에 끼우고 일정시간 가압하고, 이것에 의해 봉지 수지부의 휨을 교정한다. 이후, 반도체 장치의 중간 제품을 리드 프레임(30)에서 분리하여 외부 리드(31)을 성형한다.

Description

수지 봉지형 반도체 장치의 제조 방법 및 이의 제조장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 실시예에 있어서 봉입 수지부를 형성한 리드 프레임을 도시한 평면도,
제4A도는 제3도의 봉입 수지부를 도시한 사시도,
제4B도는 제4A도의 대각선 B-B부를 절취하여 도시한 단면도,
제5도 내지 제8도는 본 발명의 실시예를 공정 순서에 따라 도시한 측면도,
제9도 내지 제9D도는 본 발명의 실시예에 의해 획득되는 반도체 장치의 중간 제품에서 반도체 장치를 완성시킨 상태를 도시한 도면으로서,
제9A도는 외부 리드를 성형하는 성형 금형 및 성형전의 반도체 장치를 도시한 사시도,
제9B도는 본 발명의 반도체 장치의 성형 상태를 도시한 측단면도,
제9C도는 리드 형성후의 반도체 장치를 도시한 정면도,
제9D도는 리드 형성후의 반도체 장치를 도시한 측면도.

Claims (22)

  1. 반도체 소자를 리드 프레임의 소정 개소에 탑재하고, 상기 리드 프레임의 복수의 리드의 접속 영역과 상기 반도체 소자의 복수의 접속 개소를 금속세선으로 각각 접속하고, 상기 반도체 소자, 상기 금속세선 및 상기 리드 접속 영역, 및 그 근방을 봉지 수지부로 봉지하는 공정, 상기 봉지 수지부의 양 주면의 휨을 교정하는 공정, 상기 봉지 수지부에서 도출하는 복수의 상기 리드의 소정 개소를 절단함으로서 교정된 상기 봉지 수지부의 측면에서 소정 길이의 상기 리드가 도출한 중간 제품을 상기 리드 프레임에서 절단하여 분리하는 공정, 및 상기 리드 프레임에서 분리된 상기 중간 제품의 상기 리드를 성형하는 공정을 포함하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 봉지 수지부의 휨을 교정하는 공정은 상기 봉지 수지부의 양주면을 한 쌍의 부재와 평탄면 사이에 끼우고 가열하면서 상기 주면을 가압하는 제1스텝, 및 그후 상기 봉지 수지부의 양주면을 한 쌍의 부재의 평탄면사이에 끼우고 냉각하면서 상기 주면을 가압하는 제2스텝을 포함하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 제1과 제2스텝 사이에 상기 리드 프레임을 반송하는 반송 스텝을 포함하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  4. 제2항에 있어서, 상기 제1스텝에 있어서의 가열은 히터 블럭으로 행해지고, 상기 제2스텝에 있어서의 냉각은 히트 싱크로 행해지는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 제1스텝에 있어서의 한쪽 부재는 상기 리드 프레임을 탑재해서 이송하는 반송판이고, 다른쪽 부재는 상기 히터 블럭이며, 상기 반송판의 상부면 및 상기 히터 블럭의 하부면이 각각 평탄면으로 되어 있고, 상기 제2스텝에 있어서의 한쪽 부재는 상기 제1스텝과 동일한 상기 반송판이고, 다른쪽 부재가 히트 싱크이며, 상기 히트 싱크의 하부면이 평탄면이 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 히터 블럭은 발열 수단을 갖는 본체와 상기 평탄한 하부면을 형성하는 하부 부분이 분리되어 구성되고, 상기 히트 싱크는 방열 수단을 갖는 본체와 상기 평탄한 하부면을 형성하는 하부 부분이 분리되어 구성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  7. 제5항에 있어서, 상기 히터 블럭은 발열 수단을 갖는 본체와 상기 평탄한 하부면을 형성하는 하부 부분이 일체로 형성되고, 상기 히트 싱크는 방열 수단을 갖는 본체가 상기 평탄한 하부면을 형성하는 하부 부분이 일체로 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  8. 제2항, 제3항, 제4항, 제5항, 제6항 또는 제7항 중 어느 한 항에 있어서, 복수의 가압 가열 수단 스테이지 사이를 상기 리드 프레임이 간헐 이동되어, 상기 제1스텝을 이들 가압 가열 스테이지에서 차례로 행하고, 복수의 가압 냉각 스테이지 사이를 상기 리드 프레임이 간헐 이동되어, 상기 제2스텝을 이들 가압 냉각 스테이지에서 차례로 행하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 1장의 상기 리드 프레임에 상기 중간 제품이 복수개 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 리드를 형성하는 공정에 있어서 상기 봉지 수단의 측면에서 도출된 상기 리드를 굽히고, 상기 봉지 수지부의 한 주면과 동일한 면에서 돌출한 위치에서 다시 상기 한 주면과 평행한 방향으로 굽힌 선단부를 형성하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  11. 제10항에 있어서, 복수의 상기 리드는 상기 봉지 수지부의 4측면의 각각에서 도출되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 봉지 수지부는 열경화형 에폭시계 수지에 의해 구성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 방법.
  13. 반도체 소자를 몰드해서 리드 프레임에 형성된 봉지 수지부의 양 주면을 상하부 사이에 끼우는 한 쌍의 상하부 평탄면 수단, 및 상기 평탄면 수단을 통해 상기 봉지 수지부의 주면에 압력을 가하는 가압수단을 포함하고, 상기 가압 수단의 압력에 의해 상기 봉지 수지부의 주면의 휨을 교정하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  14. 제13항에 있어서, 상기 가압 수단과 함께 가열 수단을 포함하고, 상기 가열 수단에 의해 상기 봉지 수지부를 고온으로 한 상태에서 상기 가압수단으로 상기 봉지 수지부의 주면을 가압하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  15. 제14항에 있어서, 상기 가열 수단은 상기 상하부 평탄면 수단의 위 및 아래에 각각 위치하는 상하부측의 히터 블럭으로 구성되고, 상기 가압 수단은 상기 상부측의 히터 블럭상에 탑재된 추로 구성되고, 상기 추의 자체 무게가 상기 상부측의 히터 블럭 및 상기 상부 평탄면 수단을 통해 상기 봉지 수지부의 상부측 주면에 작용하는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  16. 제15항에 있어서, 상기 상부 평탄면 수단은 상기 상부측의 히터 블럭의 상기 봉지 수지부상의 주면에 접하는 평탄한 하부면이고, 상기 하부 평탄면 수단은 상기 리드 프레임을 탑재해서 이송하는 반송판의 상기 봉지 수지부의 하부 주면에 접하는 평탄한 상부면인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  17. 제16항에 있어서, 상기 상부측의 히터 블럭은 발열 수단을 갖는 본체와 상기 평탄한 하부면을 형성하는 하부 부분이 분리되어 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  18. 제16항에 있어서, 상기 상부측의 히터 블럭은 발열 수단을 갖는 본체와 상기 평탄한 하부면을 형성하는 하부 부분이 일체로 형성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  19. 제16항, 제17항 또는 제18항중 어느 한 항에 있어서, 상기 평탄면 수단에 있어서 각각의 평탄면의 면내에서의 고저 차는 15㎛ 이내인 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  20. 제16항, 제17항 또는 제18항 중 어느 한 항에 있어서, 상기 히터 블럭은 스테인레스강으로 구성되고, 상기 반송판은 알루미늄으로 구성되어 있는 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  21. 반도체 소자를 몰드해서 리드 프레임에 형성된 봉지 수지부의 양 주면을 상하부 사이에 끼우는 한 쌍의 히터 블럭, 및 상기 히터 블럭을 통해 상기 봉지 수지부의 주면에 압력을 가하는 제 1가압 수단을 갖는 제1교정부, 및 반도체 소자를 몰드해서 리드 프레임에 형성된 봉지 수지부의 양 주면을 상하부 사이에 끼우는 한 쌍의 히트 싱크, 및 상기 히트 싱크를 통해 상기 봉지 수지부의 주면으로 압력을 가하는 제2가압 수단을 갖는 제2교정부를 구비하고, 상기 제1교정부에 있어서, 상기 히터 블럭에 의해 가열하면서 상기 봉지 수지부 주면을 상기 제1가압 수단으로 가압한 후, 그 리드 프레임을 상기 제2교정부로 이송하고, 상기 제1교정부에서 고온으로된 상기 봉지 수지부를 상기 제2교정부의 히트 싱크로 냉각하면서 그 주면을 상기 제2가압 수단으로 가압하도록 한 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
  22. 제21항에 있어서, 상기 제1교정부에는 복수의 가압 가열 스테이지가 설치되고, 상기 복수의 가압 가열 스테이지의 각각에 상기 한쌍의 히터 블럭 및 상기 제1가압 수단이 구비되어 있으며, 상기 제2교정부에는 복수의 가압 냉각 스테이지가 설치되고, 복수의 가압 냉각 스테이지의 각각에 한 쌍의 상기 히트 싱크 및 상기 제2가압 수단이 구비되어 있으며, 상기 제1교정부에 있어서 상기 복수의 가압 가열 스테이지들 사이를 리드 프레임이 간헐 이동되어 가열하면서 가압하는 조작을 각각의 상기 가압 가열 스테이지에서 차례로 행하고, 그후 상기 제2교정부에 있어서 상기 복수의 가압 냉각 스테이지들 사이를 리드 프레임이 간헐 이동되어 냉각하면서 가압하는 조작을 각각의 상기 가압 냉각 스테이지에서 차례로 행하도록 한 것을 특징으로 하는 수지 봉지형 반도체 장치의 제조 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR93014810A 1992-07-31 1993-07-31 Process for correcting warped surface of plastic encapsulated semiconductor device KR970005713B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR2019940017905U KR0139947Y1 (ko) 1993-07-31 1994-07-19 캠코더의 문자신호 표시장치
EP94305576A EP0637169B1 (en) 1993-07-31 1994-07-28 Character signal display for a camcorder
DE69423395T DE69423395T2 (de) 1993-07-31 1994-07-28 Zeichensignalanzeige für einen Camcorder
JP6180264A JPH07154693A (ja) 1993-07-31 1994-08-01 文字表示装置及びその文字表示方法
US08/283,805 US5502487A (en) 1993-07-31 1994-08-01 Character signal display for a camcorder using existent synchronization signals for character display

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP92-205164 1992-07-31
JP20516492 1992-07-31

Publications (2)

Publication Number Publication Date
KR940006253A true KR940006253A (ko) 1994-03-23
KR970005713B1 KR970005713B1 (en) 1997-04-19

Family

ID=16502487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR93014810A KR970005713B1 (en) 1992-07-31 1993-07-31 Process for correcting warped surface of plastic encapsulated semiconductor device

Country Status (2)

Country Link
US (1) US5492866A (ko)
KR (1) KR970005713B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5622731A (en) * 1993-09-10 1997-04-22 Fierkens; Richard H. J. Automatic post mold curing apparatus for use in providing encapsulated semiconductor chips and method therefor
US6388338B1 (en) * 1995-04-28 2002-05-14 Stmicroelectronics Plastic package for an integrated electronic semiconductor device
JP3093960B2 (ja) * 1995-07-06 2000-10-03 株式会社三井ハイテック 半導体回路素子搭載基板フレームの製造方法
SG66313A1 (en) * 1996-06-20 2001-01-16 Advanced Systems Automation Method and apparatus for reducing warpage in semiconductor
JP3087709B2 (ja) * 1997-12-08 2000-09-11 日本電気株式会社 半導体装置およびその製造方法
US6224936B1 (en) * 1998-10-07 2001-05-01 Micron Technology, Inc. Method for reducing warpage during application and curing of encapsulant materials on a printed circuit board
US6711947B2 (en) * 2001-06-13 2004-03-30 Rem Scientific Enterprises, Inc. Conductive fluid logging sensor and method
US6988879B2 (en) * 2002-10-18 2006-01-24 Asm Technology Singapore Pte Ltd Apparatus and method for reducing substrate warpage
US7172927B2 (en) * 2003-12-18 2007-02-06 Freescale Semiconductor, Inc. Warpage control of array packaging
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
US7214548B2 (en) * 2004-08-30 2007-05-08 International Business Machines Corporation Apparatus and method for flattening a warped substrate
US7803662B2 (en) * 2007-09-24 2010-09-28 Freescale Semiconductor, Inc. Warpage control using a package carrier assembly
KR101990345B1 (ko) * 2009-10-02 2019-06-18 신에쓰 가가꾸 고교 가부시끼가이샤 펠리클의 제조 방법
US8642445B2 (en) * 2012-03-29 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing package warpage
JP7024464B2 (ja) * 2018-02-02 2022-02-24 浜名湖電装株式会社 電気部品製造装置および電気部品の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5655057A (en) * 1979-10-12 1981-05-15 Fujitsu Ltd Manufacture of semiconductor device
JPS6053036A (ja) * 1983-09-02 1985-03-26 Mitsubishi Electric Corp 半導体素子の製造方法
JPS63291419A (ja) * 1987-05-24 1988-11-29 Tatsumo Kk 加熱処理装置
JPS6457630A (en) * 1987-08-28 1989-03-03 Oki Electric Ind Co Ltd Method and device for preventing warpage of semiconductor device
JPH02105447A (ja) * 1988-10-13 1990-04-18 Nec Corp Ｉｃ外部リード曲げ成形金型
JPH02146753A (ja) * 1988-11-28 1990-06-05 Mitsubishi Electric Corp 半導体装置の製造装置
JPH02197399A (ja) * 1989-01-26 1990-08-03 Citizen Watch Co Ltd プレス加工方法とその装置
JP2748629B2 (ja) * 1990-01-22 1998-05-13 住友電気工業株式会社 半導体装置収納用ハウジングおよびその製造方法
JP2899130B2 (ja) * 1991-05-09 1999-06-02 日立テクノエンジニアリング株式会社 高真空ホットプレス

Also Published As

Publication number Publication date
US5492866A (en) 1996-02-20
KR970005713B1 (en) 1997-04-19

Similar Documents

Publication Publication Date Title
US5528076A (en) Leadframe having metal impregnated silicon carbide mounting area
US6287503B1 (en) Method for encasing array packages
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
KR940006253A (ko) 수지 봉지형 반도체 장치의 제조 방법 및 이의 제조 장치
US6869811B2 (en) Methods for transfer molding encapsulation of a semiconductor die with attached heat sink
JPH06252316A (ja) リードフレーム上へのプラスチック部材の形成方法
JPH04102338A (ja) 樹脂封止型半導体装置の製造方法及び製造装置
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
US5610437A (en) Lead frame for integrated circuits
US20040084784A1 (en) Packaged electronic component and method for packaging an electronic component
JP2570583B2 (ja) 樹脂封止型半導体装置の製造方法及びその製造装置
JPS5655057A (en) Manufacture of semiconductor device
JPH0964266A (ja) リードフレーム
US6015280A (en) Apparatus for reducing warping of plastic packages
JPH04340237A (ja) 樹脂封止形半導体装置の製造方法
JPH06244335A (ja) 樹脂封止型半導体装置
KR980006160A (ko) 열 방출수단을 구비한 반도체 패캐이지 및 그 제조방법
JP2550733B2 (ja) 集積回路パッケージの製造方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
KR970053646A (ko) 반도체 패캐이지 및 그 제조방법
JPS62183545A (ja) 電子部品
JPH05315508A (ja) 絶縁タイバー付きのリードフレーム及びその製造方法
KR930005178A (ko) 범프가 구비된 리드프레임을 이용한 반도체 패키지 및 그 제작방법
JPS62183129A (ja) 半導体装置の組立方法
JPH0249445A (ja) 樹脂封止形半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040723

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee