JPS62183129A - 半導体装置の組立方法 - Google Patents
半導体装置の組立方法Info
- Publication number
- JPS62183129A JPS62183129A JP2523486A JP2523486A JPS62183129A JP S62183129 A JPS62183129 A JP S62183129A JP 2523486 A JP2523486 A JP 2523486A JP 2523486 A JP2523486 A JP 2523486A JP S62183129 A JPS62183129 A JP S62183129A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- semiconductor chip
- wire
- linear expansion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000000465 moulding Methods 0.000 claims abstract description 13
- 239000011347 resin Substances 0.000 claims abstract description 8
- 229920005989 resin Polymers 0.000 claims abstract description 8
- 230000008646 thermal stress Effects 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 abstract description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は半導体装置の組立方法に係わり、特に半導体装
置の組立時に半導体チップに生じる熱応力による破壊か
ら半導体チップを保護できる半導体装置の組立方法に関
する。
置の組立時に半導体チップに生じる熱応力による破壊か
ら半導体チップを保護できる半導体装置の組立方法に関
する。
〈従来の技術〉
一般に半導体装置の組立工程にあっては、半導体チップ
を金ペースト等を用いて形成したシリコン共晶を介して
リードフレームに固定し、続いて半導体チップと４２ニ
ツケルまたは銅のリードフレームとを金線で結線する。
を金ペースト等を用いて形成したシリコン共晶を介して
リードフレームに固定し、続いて半導体チップと４２ニ
ツケルまたは銅のリードフレームとを金線で結線する。
しかる後、半導体チップとリードフレームとをプラスチ
ック等に封入して半導体装置を完成させる。
ック等に封入して半導体装置を完成させる。
かかる組立工程においては、ダイボンディング時に３０
０℃乃至４００℃に加熱することが必要であり、半導体
チップはその後ワイヤボンディング時に再び２５０℃乃
至３００℃の高温下に晒されるまでの間に自然冷却され
る。ワイヤボンディング後に半導体チップは再び自然冷
却され、−［１６常温に戻された後、１７０℃乃至１８
０℃の溶融、 プラスチックによるモールドがなされ
る。
０℃乃至４００℃に加熱することが必要であり、半導体
チップはその後ワイヤボンディング時に再び２５０℃乃
至３００℃の高温下に晒されるまでの間に自然冷却され
る。ワイヤボンディング後に半導体チップは再び自然冷
却され、−［１６常温に戻された後、１７０℃乃至１８
０℃の溶融、 プラスチックによるモールドがなされ
る。
〈発明の解決しようとする問題点〉
しかしながら、上記従来の半導体装置の組立方法にあっ
ては、ダイボンディング工程とワイヤボンディング工程
との間、およびワイヤボンディング工程とモールド工程
との間に半導体チップとリードフレームとが冷却される
ので、半導体チップとリードフレームとの線膨張係数差
に基づき半導体チップに熱応力が発生し、半導体チップ
が破壊されるという問題点があった。
ては、ダイボンディング工程とワイヤボンディング工程
との間、およびワイヤボンディング工程とモールド工程
との間に半導体チップとリードフレームとが冷却される
ので、半導体チップとリードフレームとの線膨張係数差
に基づき半導体チップに熱応力が発生し、半導体チップ
が破壊されるという問題点があった。
それで本発明は、半導体チップとリードフレームとの線
膨張係数差に基づく熱応力を緩和し、半導体チップを破
壊から保護できる半導体装置の組立方法を提供すること
を目的としている。
膨張係数差に基づく熱応力を緩和し、半導体チップを破
壊から保護できる半導体装置の組立方法を提供すること
を目的としている。
〈問題点を解決するための手段〉
本発明は、ダイボンディング工程とワイヤボンディング
工程との間および上記ワイヤボンディング工程とモール
ド工程との間、リードフレームに固定された半導体チッ
プを加熱することを要旨としている。
工程との間および上記ワイヤボンディング工程とモール
ド工程との間、リードフレームに固定された半導体チッ
プを加熱することを要旨としている。
〈作用および効果〉
一般に、リードフレームの線膨張係数は半導体チップの
線膨張係数より大きく、この線膨張係数差に基づき半導
体チップは引っ張り力を受ける。
線膨張係数より大きく、この線膨張係数差に基づき半導
体チップは引っ張り力を受ける。
一方、モールド用の樹脂は冷却により等方的に収縮し半
導体チップに圧縮力を加える。従って、ダイボンディン
グ工程からモールド工程の終了までの間、リードフレー
ムに固定された半導体チップを加熱しておくと、モール
ド工程の終了後に冷却されるとき、リードフレームと半
導体チップとの線膨張係数差に基づき半導体チップの受
ける引っ張り力は、モールド用の樹脂の等方的に収縮に
より半導体チップの受ける圧縮力で相殺される。したが
って、半導体チップには熱応力による破壊が生ぜず、半
導体装置の歩留まりを向上させることができる。
導体チップに圧縮力を加える。従って、ダイボンディン
グ工程からモールド工程の終了までの間、リードフレー
ムに固定された半導体チップを加熱しておくと、モール
ド工程の終了後に冷却されるとき、リードフレームと半
導体チップとの線膨張係数差に基づき半導体チップの受
ける引っ張り力は、モールド用の樹脂の等方的に収縮に
より半導体チップの受ける圧縮力で相殺される。したが
って、半導体チップには熱応力による破壊が生ぜず、半
導体装置の歩留まりを向上させることができる。
〈実施例〉
第１図は本発明の一実施例で使用する組立装置の概略側
面図であり１図中、１は加熱装置を示している。この加
熱装置１の間には搬送装置が設置されており、この搬送
装置に沿ってダイボンダ２゜ワイヤボンダ３、モールド
装置４が配設されている。半導体チップ５はバキューム
ピンセットで吸着されてリードフレーム６とともにダイ
ボンダ２上で３００℃乃至４００℃に加熱されてダイボ
ンディングが施される。リードフレーム６に固着された
半導体チップ５は、マガジン７に順次収容され、搬送さ
れてワイヤボンダ３に至る。この間、マガジン７は加熱
装置１で３００℃程度に維持されるので、半導体チップ
５には線膨張係数差に基づく熱応力が加わらない。ワイ
ヤボンダ３では金線による結線がなされるが、この間、
半導体チップ５とリードフレーム６とは２５０℃乃至３
００℃の高温下に置かれる。結線の施された半導体チッ
プ５は、再びマガジン７に収容されて搬送され、モール
ド装置４に至。この間、マガジン７は加熱装置１で２０
０℃に保たれ、モールド装置４内では１７０℃乃至１８
０℃の樹脂８で封入がなされる。
面図であり１図中、１は加熱装置を示している。この加
熱装置１の間には搬送装置が設置されており、この搬送
装置に沿ってダイボンダ２゜ワイヤボンダ３、モールド
装置４が配設されている。半導体チップ５はバキューム
ピンセットで吸着されてリードフレーム６とともにダイ
ボンダ２上で３００℃乃至４００℃に加熱されてダイボ
ンディングが施される。リードフレーム６に固着された
半導体チップ５は、マガジン７に順次収容され、搬送さ
れてワイヤボンダ３に至る。この間、マガジン７は加熱
装置１で３００℃程度に維持されるので、半導体チップ
５には線膨張係数差に基づく熱応力が加わらない。ワイ
ヤボンダ３では金線による結線がなされるが、この間、
半導体チップ５とリードフレーム６とは２５０℃乃至３
００℃の高温下に置かれる。結線の施された半導体チッ
プ５は、再びマガジン７に収容されて搬送され、モール
ド装置４に至。この間、マガジン７は加熱装置１で２０
０℃に保たれ、モールド装置４内では１７０℃乃至１８
０℃の樹脂８で封入がなされる。
その結果、半導体チップ５とリードフレーム６との線膨
張係数差に基づく熱応力Ｆ１は樹脂８の収縮による圧縮
力Ｆ２により一部相殺される。その結果、ダイボンディ
ング工程とワイヤボンディング工程との間に熱応力Ｆ１
によるチップ５の破壊は生じない。
張係数差に基づく熱応力Ｆ１は樹脂８の収縮による圧縮
力Ｆ２により一部相殺される。その結果、ダイボンディ
ング工程とワイヤボンディング工程との間に熱応力Ｆ１
によるチップ５の破壊は生じない。
なお、リードフレーム６と樹脂８との材質を適宜選択す
ることにより、ＦｌとＦ２とを完全に相殺して半導体チ
ップ５に生じる応力を実質的に０にすることもできる。
ることにより、ＦｌとＦ２とを完全に相殺して半導体チ
ップ５に生じる応力を実質的に０にすることもできる。
また、加熱装置１に代えてマガジン７を加熱してもよい
。
。
第１図は本発明の一実施例で使用する装置の概略側面図
、第２図は半導体装置の断面図である。 １・・・・・・・加熱装置、 ２・・・・・・・ダイボンダ、 ３・・・・・・・ワイヤボンダ、 ４・・・・・・・モールド装置、 ５・・・・・・・半導体チップ、 ６・・・・・・・リードフレーム。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −第２図
、第２図は半導体装置の断面図である。 １・・・・・・・加熱装置、 ２・・・・・・・ダイボンダ、 ３・・・・・・・ワイヤボンダ、 ４・・・・・・・モールド装置、 ５・・・・・・・半導体チップ、 ６・・・・・・・リードフレーム。 特許出願人 ローム株式会社代理人 弁
理士 桑 井 清 −第２図
Claims (1)
- 半導体チップをリードフレームに固定するダイボンディ
ング工程と、上記半導体チップと上記リードフレームと
を結線するワイヤボンディング工程と、上記半導体チッ
プと上記リードフレームとを樹脂内に封入するモールド
工程とを含む半導体装置の組立方法において、上記ダイ
ボンディング工程とワイヤボンディング工程との間およ
び上記ワイヤボンディング工程とモールド工程との間、
リードフレームに固定された半導体チップを加熱した状
態に維持することを特徴とする半導体装置の組立方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2523486A JPS62183129A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置の組立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2523486A JPS62183129A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置の組立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62183129A true JPS62183129A (ja) | 1987-08-11 |
Family
ID=12160286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2523486A Pending JPS62183129A (ja) | 1986-02-06 | 1986-02-06 | 半導体装置の組立方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62183129A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563007A (ja) * | 1991-09-02 | 1993-03-12 | Tdk Corp | 電子部品の製造方法及び装置 |
-
1986
- 1986-02-06 JP JP2523486A patent/JPS62183129A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563007A (ja) * | 1991-09-02 | 1993-03-12 | Tdk Corp | 電子部品の製造方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434105A (en) | Process for attaching a lead frame to a heat sink using a glob-top encapsulation | |
| US5206794A (en) | Integrated circuit package with device and wire coat assembly | |
| CA2453003A1 (en) | Use of diverse materials in air-cavity packaging of electronic devices | |
| JPH08111491A (ja) | 半導体装置 | |
| US20050275089A1 (en) | Package and method for packaging an integrated circuit die | |
| KR940006253A (ko) | 수지 봉지형 반도체 장치의 제조 방법 및 이의 제조 장치 | |
| JPS6151933A (ja) | 半導体装置の製法 | |
| JPS62183129A (ja) | 半導体装置の組立方法 | |
| US6869832B2 (en) | Method for planarizing bumped die | |
| JPH0345542B2 (ja) | ||
| JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| KR100209682B1 (ko) | 반도체 패키지 제조방법 | |
| JPH0693469B2 (ja) | 樹脂封止型半導体装置 | |
| JP3186318B2 (ja) | 半導体装置 | |
| JP3109919B2 (ja) | 樹脂封止型半導体装置の製造方法及び金型 | |
| JPH04107955A (ja) | 電子回路素子の封止方法 | |
| JPS607159A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH06120270A (ja) | 半導体装置 | |
| KR0119653B1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 | |
| JPH0218955A (ja) | 半導体装置用リードフレーム | |
| JPH03265161A (ja) | 樹脂封止型半導体装置 | |
| WO1996036074A1 (fr) | Dispositif semi-conducteur | |
| JPS62113434A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPS61281540A (ja) | 半導体装置用封止治具 | |
| JPS59976B2 (ja) | ハンドウタイソウチ |