JP3186318B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3186318B2
JP3186318B2 JP7463393A JP7463393A JP3186318B2 JP 3186318 B2 JP3186318 B2 JP 3186318B2 JP 7463393 A JP7463393 A JP 7463393A JP 7463393 A JP7463393 A JP 7463393A JP 3186318 B2 JP3186318 B2 JP 3186318B2
Authority
JP
Japan
Prior art keywords
base
tape
semiconductor chip
die
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7463393A
Other languages
English (en)
Other versions
JPH06291245A (ja
Inventor
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7463393A priority Critical patent/JP3186318B2/ja
Publication of JPH06291245A publication Critical patent/JPH06291245A/ja
Application granted granted Critical
Publication of JP3186318B2 publication Critical patent/JP3186318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CCDエリアセンサ集
積回路、CCDリニアセンサ集積回路などの中空パッケ
ージ構造を有する半導体装置に関する。
【0002】
【従来の技術】従来、CCDリニアセンサ・CCDエリ
アセンサ等の半導体チップを有する中空パッケージ構造
の半導体装置は、セラミック製の基台にウインドフレー
ムを介してリッドとしてのシールガラスを載せる構造に
なっていた。
【0003】近時、半導体チップの素子形成面(以下、
表面という)とリッドとの平行出し等の精度向上が容易
で、装置を低コストに構成できる、プラスチック製の基
台とプラスチック製のリッドを使用した、いわゆる中空
プラ−プラパッケージ構造の半導体装置に移行しつつあ
る。
【0004】しかし、基台が熱硬化性樹脂であって、リ
ッドが熱可塑性樹脂である場合には、これらを接着する
適当な低温硬化型接着剤が無いという問題があった。
【0005】そこで、本出願人は、この問題を解消する
ために、基台とリッドとを同一材料の熱可塑性樹脂で作
製することにより、超音波溶着法やレーザ溶着法でこれ
らを接合する技術を提案している(特願昭4-189965号、
特願昭4-260816号明細書)。この技術は、比較的大きな
サイズのパッケージを前提としている。
【0006】
【発明が解決しようとする課題】ところで、最近の内視
鏡等の用途においては、半導体チップのサイズが3×3
mm程度で、パッケージ全体の大きさをφ5mm程度の
超小形パッケージにすることが要請されている。
【0007】しかしながら、上記技術を、このような超
小形パッケージに適用した場合、インナーリード部のば
たつきが発生し、射出成形時にインナーリード部のワイ
ヤボンディング面まで樹脂が回り込みインナーリード部
がきれいに露出しないリードフレームが発生するという
問題があった。
【0008】インナーリード部のばたつきや寄り及び反
りさらに成形時の樹脂漏れ(バリ)を抑制するために、
隣合うリードフレーム間を予め結んでおく(実際には、
プレス成形で形成するので、リードフレームと同一部材
でつないでおく。)、いわゆるタイバー方式による技術
も考えられるが、成形後にそのタイバーを切断除去しな
ければならないのでそのための装置等が必要になり工数
がかかるという問題があった。この問題は熱可塑性樹脂
製の基台に限らず、熱硬化性樹脂製の基台でも同様に発
生する。
【0009】また、従来の熱可塑性樹脂製の基台では、
従来多用されているエポキシ系接着剤でのチップボンデ
ィングでは十分な接着強度を得ることができず、UV
(紫外線)照射硬化型または可視光照射硬化型接着剤を
使用しなければならなかったので、照射装置等が必要に
なるなど、コストが上昇するという問題があった。
【0010】本発明は、このような課題を考慮してなさ
れたものであって、基台成形時にインナーリード部のば
たつきや寄り、反りが発生せず、かつ半導体チップを基
台に低コストで十分な接着強度で固着できる半導体装置
を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明は、例えば、図1
に示すように、中空パッケージ構造の半導体装置におい
て、リードフレーム3のうち、インナーリード部4の下
部をテープ5で固定するとともにインナーリード部4と
テープ5とを基台11で固定し、かつ、テープ5上のダ
イパッド部6に半導体チップ13をダイボンドしたもの
である。
【0012】また、本発明は、インナーリード部4とテ
ープ5とを基台11で固定する際に、成形されたテープ
付リードフレーム3を上金型7と下金型8とで挟み、上
金型7の上記ダイパッド部に対応する部に少くともダイ
パッド部6と同じ大きさの孔9をあけ、ダイパッド部6
をこの孔を利用した真空吸引で上金型7の内面に密着さ
せるようにしたものである。
【0013】さらに、本発明は、テープ5をポリイミド
テープとしたものである。
【0014】さらにまた、本発明は、テープ5が中空部
内の基台11の上面の一部以外に露出しないようにした
ものである。
【0015】
【作用】本発明によれば、リードフレーム3のうち、イ
ンナーリード部4の下部をテープ5で固定するととも
に、テープ5上に半導体チップ13をダイボンドするよ
うにしたので、基台成形時にインナーリード部4にばた
つき、寄り、反りが発生せず、半導体チップ13を基台
11に低コストで十分な接着強度で固着することができ
る。インナーリード部4にばたつき、寄り、反りが発生
しないので、金線切れなどの2ndボンディング(ワイ
ヤボンディング)不良の発生が皆無になる。また、ダイ
ボンディング用の接着剤としては、汎用のエポキシ系熱
硬化ペーストを使用することが可能となり、十分な接着
強度が得られ低コスト化が可能である。テープ5が基台
11の上面の一部以外に露出していなく、従って基台1
1に埋め込まれた構成であるので、基台成形時に樹脂の
金型上下への回り込みが十分行われ、基台11の上側部
と下側部の接着、つまり一体化が向上する。また、テー
プ5と基台11間からの水分の浸入が阻止される。
【0016】テープ5はポリイミドテープ5が好適であ
る。ポリイミドテープ5は吸湿性が高いので、ゲッター
作用により中空部内の気密性(耐湿性)を高めることが
できる。
【0017】
【実施例】以下、本発明半導体装置の一実施例を固体撮
像装置に適用した場合について図面を参照して説明す
る。
【0018】図1は、一実施例の固体撮像装置の形成過
程及びその構成を示している。
【0019】まず、図1Aに示すように、リードフレー
ム材1として、42アロイ材(厚み=約0.15mm)
または銅材(厚み=約0.2mm)を用意する。
【0020】次に、図1Bに示すように、このリードフ
レーム材1にエッチング処理またはプレス処理でパター
ンニングを行い、ステイ部2の付いたリードフレーム3
の形状を作成する。次にリードフレーム3の全面にめっ
き処理を行う。リードフレーム3の材質が42アロイ材
の場合には銀めっき処理、銅材の場合には、銀めっき処
理またはニッケル−パラジウムめっき処理を行う。
【0021】次に、図1Cに示すように、表面に耐熱性
のアクリル系またはエポキシ系のBステージ接着剤約2
0μmが塗られ4角がカットされた4角形状で厚みが5
0〜100μmのポリイミドテープ5を準備し、このポ
リイミドテープ5の表面上にリードフレーム2を重ねて
熱圧着する。ポリイミドテープ5は、インナーリード部
4のワイヤボンディングされる面の反対の面に圧着され
る。ポリイミドテープ5の中央部がダイパッド部6にな
る。熱圧着の条件は、約180゜C、約3kg/c
2 、約1秒間である。
【0022】この場合、インナーリード部4の先端まで
ポリイミドテープ5が重ねられているので、インナーリ
ード部4にばたつき、寄り、反りが発生することがな
い。
【0023】次に、図1Dに示すように、ポリイミドテ
ープ5の付いたリードフレーム3を所定形状に成形、い
わゆるデプレスする。成形の深さdは0.5〜1.0m
mである。
【0024】次に、図1Eに示すように、成形されたポ
リイミドテープ5の付いたリードフレーム3を上金型7
と下金型8とで挟む。この場合、上金型7の孔部9(角
孔でも丸孔でもよい)を通じて矢印Y方向にダイパッド
部6を真空吸引して上金型7の内面に密着させておく。
孔部9の径は、少くともダイパッド部6と同じ大きさに
しておくのがよい。
【0025】この状態において、矢印X方向から溶融し
た樹脂をキャビティ10内に図示しないプランジャで射
出する(押し込む)。キャビティ10内に押し込まれた
樹脂は上金型7と下金型8とで冷やされて固まる。この
場合、リードフレーム3のインナーリード部4は上金型
7の内面と密着し、かつ、ポリイミドテープ5でカバー
されているので、それらの接触面には樹脂が回りこむこ
とがない。樹脂としては、射出成形性の良い熱可塑性樹
脂を使用する。
【0026】図1Fは、樹脂が硬化して基台11となっ
た後に、上金型7と下金型8とが離された、基台11と
リードフレーム3とポリイミドテープ5との一体成形基
台の構成を示している。図1Fから分かるように、この
一体成形基台は、モールド成形された基台11の上部に
リードフレーム3のインナーリード部4の上面が配さ
れ、リードフレーム3の中間部が基台11中に埋め込ま
れ、アウターリード部12が基台11から外側に突き出
るような形状になっている。また、基台11の上面に
は、半導体チップ13が載せられる凹み部でポリイミド
テープ5の表面が露出したダイパッド6が形成されてい
る。さらに、ポリイミドテープ5は、基台11の上面の
一部以外には露出していない(基台11に埋め込まれて
いる。)。
【0027】次に、図1Gに示すように、半導体チップ
13を基台11のダイパッド部6に接着剤14で強固に
ダイボンドする。接着剤14としては、汎用の熱硬化性
(エポキシ系)絶縁ペーストを使用することができる。
キュアは、約100゜C,約1hである。なお、簡易な
固着でよい場合には、接着剤14を使用することなく、
上記エポキシ系のBステージ接着剤が塗られたダイパッ
ド部6に半導体チップ2をコレットで押えながら全体を
約180゜Cにすることで半導体チップ2をポリイミド
テープ5に固着することができる。
【0028】次に、図1Gに示すように、半導体チップ
13の表面とリードフレーム3のインナーリード部4と
を約φ23〜25mmの金線15でワイヤボンディング
する。ワイヤボンディングの際のコラムの温度は、80
゜C〜100゜Cである。
【0029】次に、図1Hに示すように、熱可塑性樹脂
で形成された凹み部17を有する透明のプラスチックリ
ッド18の周囲突起部19の底面と基台11の対応する
面とを重ねて固着する。半導体チップ13は、中空部内
に収容されることになる。この固着処理は、プラスチッ
クリッド18の材質を基台11の材質と同じの熱可塑性
樹脂にしているので、80゜C〜100゜Cの加熱雰囲
気下で超音波溶着法を採用して行うことができる。加熱
雰囲気下で行うことで、ポリイミドテープ5の除湿と超
音波溶着時のプラスチックリッド18と基台11の溶着
部の熱収縮による歪除去を同時に行うことができる。そ
して、プラスチックリッド18を固着後に、リードフレ
ーム3のうち、アウターリード部12を基台11の側面
に沿うように成形してステイ2(図1B参照)を切断す
ることで、中空プラスチックモールドパッケージ構造の
半導体装置が完成する。
【0030】図2は、他の実施例の構成を示している。
この図2例では、インナーリード部4の上面のうち、ワ
イヤボンド部を除いた部分にも4角形リング形状のポリ
イミドテープ20を圧着で付けている。その他の点は、
全て、図1例と同様である。このようにすれば、図1例
に比較して、一層、リード3のインナーリード部4のば
たつき、寄り、反りを押さえることができる。
【0031】図3は、図1例を実際に超小形の丸形のC
CDパッケージ構造の半導体装置に適用した例を示して
いる。図3Aはその平面構成、図3Bは側面一部省略断
面構成を示している。なお、図3例において、図1例と
対応するものには同一の符号を付けその詳細な説明を省
略する。
【0032】この半導体装置の直径Dは、D=約5mm
であり、半導体チップ13の大きさは、3.0×3.0
mm2 である。図3A中、1点鎖線で囲んだ領域は有効
画素領域で、半導体チップ13は14ピンのCCDエリ
アセンサ素子である。
【0033】このように上記した実施例によれば、表面
に耐熱性のアクリル系またはエポキシ系のBステージ接
着剤が塗られたポリイミドテープ5でリードフレーム3
のうち、インナーリード部4を固定するとともに、この
ポリイミドテープ5上に半導体チップ13をダイボンド
するようにしたので、基台成形時にインナーリード部4
にばたつき、寄り、反りが発生せず、かつ、半導体チッ
プ13を基台11に低コストで十分な接着強度で固着す
ることができる。インナーリード部4にばたつき、寄
り、反りが発生しないので、金線15が切れるなどの2
ndボンディング(ワイヤボンディング)不良の発生が
皆無になる。ダイボンディング用の接着剤としては、汎
用のエポキシ系熱硬化ペーストを使用することが可能と
なり、上記Bステージ接着剤と相まって十分な接着強度
(言い換えれば、ダイシェア強度が高い)が得られると
ともに、従来の技術の項で説明した照射装置が不要であ
るので、低コスト化が可能である。そして、特に、φ5
mm等超小形のCCDパッケージに適用して好適であ
る。
【0034】また、ポリイミドテープ5は吸湿性が高い
ので、完成品の半導体装置となった後でもゲッター作用
によりリッド内壁の結露を防ぎ中空部内の気密性(耐湿
性)を高めることができるという利点もある。
【0035】さらに、ポリイミドテープ5がインナーリ
ード部4のばたつきをなくし、寄り、反りをなくすので
リードフレームのタイバーが不要で、その切断除去工程
がなくなる。
【0036】なお、本発明は上記の実施例に限らず、例
えば、半導体チップ13をCCDエリアセンサ等の固体
撮像素子に代替してUV消去型のEPROMに適用する
等、本発明の要旨を逸脱することなく種々の構成を採り
得ることはもちろんである。
【0037】
【発明の効果】以上説明したように、本発明によれば、
リードフレームのうち、インナーリード部の下部をテー
プで固定するとともに、上記テープ上に半導体チップを
ダイボンドするようにしたので、基台成形時にインナー
リード部にばたつき、寄り、反りが発生せず、半導体チ
ップを基台に低コストで十分な接着強度で固着すること
ができる。インナーリード部にばたつき、寄り、反りが
発生しないので、金線切れなどの2ndボンディング
(ワイヤボンディング)不良の発生が皆無になる。ダイ
ボンディング用の接着剤としては、汎用のエポキシ系熱
硬化ペーストを使用することが可能となり、十分な接着
強度が得られるとともに、低コスト化ができる。テープ
が基台の上面の一部以外に露出していなく、従って基台
に埋め込まれた構成であるので、基台成形時に樹脂の金
型上下への回り込みが十分行われ、基台の上側部と下側
部の接着、つまり一体化を向上することができる。ま
た、テープと基台間からの水分の浸入を阻止することが
できる。
【0038】テープはポリイミドテープが好適である。
ポリイミドテープは吸湿性が高いので、ゲッター作用に
よりリッド内壁の結露を防ぎ中空部内の気密性(耐湿
性)を高めることができるという利点も得られる。
【図面の簡単な説明】
【図1】本発明半導体装置を固体撮像装置に適用した場
合の構成とその形成過程を示す工程図である。
【図2】図1例の半導体装置の他の実施例の構成を示す
線図である。
【図3】図1例の半導体装置を超小形CCDパッケージ
に適用した例の構成を示す線図である。
【符号の説明】
3 リードフレーム 4 インナーリード部 5 ポリイミドテープ 11 基台 13 半導体チップ 18 プラスチックリッド

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 中空パッケージ構造の半導体装置におい
    て、 リードフレームのうち、インナーリード部の下部がテー
    プで固定されるとともに上記インナーリード部と上記テ
    ープとが基台で固定され、上記テープが、上記基台の上面の一部以外に露出してい
    なく、 上記基台の上面で一部露出した 上記テープ上のダイパッ
    ド部に半導体チップがダイボンドされたことを特徴とす
    る半導体装置。
  2. 【請求項2】 上記インナーリード部とテープとを基台
    で固定する際に、成形されたテープ付リードフレームを
    上金型と下金型とで挟み、上記上金型の上記ダイパッド
    部に対応する部に少くとも上記ダイパッド部と同じ大き
    さの孔をあけ、上記ダイパッド部をこの孔を利用した真
    空吸引で上記上金型の内面に密着させるようにしたこと
    を特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 上記テープがポリイミドテープであるこ
    とを特徴とする請求項1又は2記載の半導体装置。
JP7463393A 1993-03-31 1993-03-31 半導体装置 Expired - Fee Related JP3186318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7463393A JP3186318B2 (ja) 1993-03-31 1993-03-31 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7463393A JP3186318B2 (ja) 1993-03-31 1993-03-31 半導体装置

Publications (2)

Publication Number Publication Date
JPH06291245A JPH06291245A (ja) 1994-10-18
JP3186318B2 true JP3186318B2 (ja) 2001-07-11

Family

ID=13552812

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7463393A Expired - Fee Related JP3186318B2 (ja) 1993-03-31 1993-03-31 半導体装置

Country Status (1)

Country Link
JP (1) JP3186318B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4917305B2 (ja) * 2005-11-29 2012-04-18 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
JP5559556B2 (ja) * 2010-01-27 2014-07-23 エムテックスマツムラ株式会社 リニアセンサ収納用中空パッケージ及びそれを用いたリニアセンサ装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
JPH04162556A (ja) * 1990-10-25 1992-06-08 Mitsubishi Electric Corp リードフレーム及びその製造方法

Also Published As

Publication number Publication date
JPH06291245A (ja) 1994-10-18

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP2972096B2 (ja) 樹脂封止型半導体装置
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
JP2009518875A (ja) 頂部及び底部露出化パッケージ化半導体デバイス及び組立方法
KR101036987B1 (ko) 반도체 장치의 제조 방법
JP4925832B2 (ja) 光センサを実装するための方法
JPS6151933A (ja) 半導体装置の製法
US6645792B2 (en) Lead frame and method for fabricating resin-encapsulated semiconductor device
JP3186318B2 (ja) 半導体装置
JPH06342816A (ja) 半導体装置及びその製造方法並びにそれらに用いるリードフレーム
KR100209682B1 (ko) 반도체 패키지 제조방법
JP3201063B2 (ja) 半導体装置
JP2800806B2 (ja) 半導体装置及びその製造方法
JP2008060193A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP2001257305A (ja) 樹脂封止型半導体装置及びその製造方法
JP2944591B2 (ja) 半導体装置およびその製造方法
JP2006210784A (ja) リードフレームおよび半導体装置ならびに半導体装置製造方法
JPH06349870A (ja) 半導体装置及びその製造方法
JPH07105408B2 (ja) 樹脂封止型半導体装置の製造方法及び成型金型
JP3548671B2 (ja) 半導体装置およびその製造方法
JP2582534B2 (ja) 半導体装置の製造方法
JPH07130782A (ja) ヒートシンク付きパッケージ型半導体装置の製造方法
JPH08181270A (ja) 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法
JPH01220464A (ja) 樹脂封止型半導体装置
JPH10107198A (ja) Ic封止パッケージ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20100511

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees