KR970053646A - 반도체 패캐이지 및 그 제조방법 - Google Patents
반도체 패캐이지 및 그 제조방법 Download PDFInfo
- Publication number
- KR970053646A KR970053646A KR1019950047322A KR19950047322A KR970053646A KR 970053646 A KR970053646 A KR 970053646A KR 1019950047322 A KR1019950047322 A KR 1019950047322A KR 19950047322 A KR19950047322 A KR 19950047322A KR 970053646 A KR970053646 A KR 970053646A
- Authority
- KR
- South Korea
- Prior art keywords
- lead frame
- package
- semiconductor package
- lead
- die
- Prior art date
Links
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
본 발명은 칩이 부착되는 패드를 이용하지 않음과 동시에 하부 패캐이지에 대한 성형공정을 실행하지 않고 제조할 수 있는 반도체 패캐이지 및 그 제조방법에 관한 것이다.
본 발명에 따른 반도체 패캐이지 제조방법은 패드가 구비되지 않은 리드 프레임을 접착제를 이용하여 하부 패캐이지의 표면에 부착시키는 단계와, 리드 프레임의 각 내측 리드 사이에 형성된 개방부를 통하여 하부 패캐이지 표면에 도포된 접착제에 칩을 부착시키며, 리드 프레임의 각 내측 리드와 칩의 표면에 형성된 본딩 패드를 와이어로 연결하는 단계와, 하부 패캐이지를 하형 다이상에 위치시킨 상태에서 상형 다이를 가압함과 동시에 상형 몰딩 다이와 리드 프레임 사이에 형성된 캐비티 내로 몰딩 컴파운드를 주입하여 리드 프레임의 상부에 상부 패캐이지를 형성하는 단계와, 트리밍 및 포밍 공정단계로 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체 패캐이지의 단면도이다.
Claims (8)
- 칩 부착공정, 와이어 본딩공정, 몰딩 공정 및 트리밍 공정, 포밍공정을 거쳐 제조되는 반도체 패캐이지에 있어서, 패드가 형성되지 않은 리드 프레임의 내측 리드들을 접착제가 도포된 하부 패캐이지에 부착하고, 상기 내측 리드들 사이에 형성된 개방부를 통하여 칩을 상기 하부 패캐이지 표면에 부착하며, 상기 리드 프레임의 각 내측 리드와 상기 칩의 표면에 구성된 본딩 패드를 와이어로 연결한 후 상기 상형 다이 및 하형 다이를 이용하여 리드 프레임의 상부에 상부 패캐이지를 형성한 것을 특징으로 하는 반도체 패캐이지.
- 제1항에 있어서, 상기 하부 패캐이지는 열전달 계수가 높은 물질로 이루어지며, 하부 패캐이지 표면에 도포된 접착제는 절연물질로 이루어진 것을 특징으로 하는 반도체 패캐이지.
- 제1항에 있어서, 상기 하형 다이는 상부에 리드 프레임 저면에 고정된 하부 패캐이지를 안착시키는 요부가 형성되어 있으며 그 양측에는 리드 프레임의 외부 리드를 지지하는 턱부가 형성된 것을 특징으로 하는 반도체 패캐이지.
- 제3항에 있어서, 상기 하형 다이에 구성된 하부 패캐이지 안착용 요부의 폭은 상형 다이에 구성된 캐비티의 폭보다 크게 이루어진 것을 특징으로 하는 반도체 패캐이지.
- 반도체 패캐이지의 제조방법에 있어서, A. 패드가 구비되지 않은 리드 프레임의 내측 리드를 접착제를 이용하여 하부 패캐이지의 표면에 부착시키는 단계와, B. 리드 프레임의 각 내측 리드 사이에 형성된 개방부를 통하여 하부 패캐이지 표면에 도포된 접착제에 칩을 부착시키는 단계와, C. 리드 프레임의 각 내측 리드와 칩의 표면에 형성된 본딩 패드를 와이어로 연결하는 단계와, D.하부 패캐이지를 하형 다이상에 위치시킨 상태에서 상형 다이를 가압함과 동시에 상형 다이와 리드 프레임 사이에 형성된 캐비티 내로 몰딩 컴파운드를 주입하여 리드 프레임의 상부에 상부 패캐이지를 형성하는 단계와, E.트리핑 및 포밍 공정단계로 이루어진 반도체 패캐이지 제조방법.
- 제5항에 있어서, 상기 하부 패캐이지는 열전달 계수가 높은 물질로 이루어지며, 하부 패캐이지 표면에 도포된 접착제는 절연물질로 이루어진 것을 특징으로 하는 반도체 패캐이지 제조방법.
- 제5항에 있어서, 상기 하형 다이는 상부에 리드 프레임 저면에 고정된 하부 패캐이지를 안착시키는 요부가 형성되어 있으며 그 양측에는 리드 프레임의 외부 리드를 지지하는 턱부가 형성된 것을 특징으로 하는 반도체 패캐이지 제조방법.
- 제7항에 있어서, 상기 하형 다이에 구성된 요부의 폭은 상형다이에 구성된 캐비티의 폭보다 크게 이루어 진 것을 특징으로 하는 반도체 패캐이지 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047322A KR970053646A (ko) | 1995-12-07 | 1995-12-07 | 반도체 패캐이지 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950047322A KR970053646A (ko) | 1995-12-07 | 1995-12-07 | 반도체 패캐이지 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970053646A true KR970053646A (ko) | 1997-07-31 |
Family
ID=66593745
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950047322A KR970053646A (ko) | 1995-12-07 | 1995-12-07 | 반도체 패캐이지 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970053646A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100922370B1 (ko) * | 2007-12-06 | 2009-10-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 자재 |
-
1995
- 1995-12-07 KR KR1019950047322A patent/KR970053646A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100922370B1 (ko) * | 2007-12-06 | 2009-10-21 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 자재 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6258314B1 (en) | Method for manufacturing resin-molded semiconductor device | |
| US5545922A (en) | Dual sided integrated circuit chip package with offset wire bonds and support block cavities | |
| US6211574B1 (en) | Semiconductor package with wire protection and method therefor | |
| US5521428A (en) | Flagless semiconductor device | |
| US20050146057A1 (en) | Micro lead frame package having transparent encapsulant | |
| JPH07321280A (ja) | Ｉｃ装置用のリードフレームの構造 | |
| US6645792B2 (en) | Lead frame and method for fabricating resin-encapsulated semiconductor device | |
| KR19980067735A (ko) | 반도체 패키지의 제조방법 | |
| JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
| JPH0777257B2 (ja) | リードフレーム | |
| KR970053646A (ko) | 반도체 패캐이지 및 그 제조방법 | |
| KR910001949A (ko) | 무플래그 리드프레임, 피키지 및 방법 | |
| JPS61102040A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2679848B2 (ja) | 半導体装置 | |
| JPH0964266A (ja) | リードフレーム | |
| KR0128208Y1 (ko) | 패키지 제조용 히터블럭 | |
| JP3134445B2 (ja) | 樹脂封止型半導体装置 | |
| JPS62171131A (ja) | 半導体装置 | |
| JPH03105950A (ja) | 半導体集積回路のパッケージ | |
| JPH0582573A (ja) | 樹脂封止型半導体装置用金型 | |
| JPH0312954A (ja) | 樹脂封止型半導体装置 | |
| KR200328473Y1 (ko) | Bga형반도체패키지 | |
| KR970013137A (ko) | 칩 캐비티(cavity)가 형성된 멀티칩 패키지의 제조방법 | |
| KR930011189A (ko) | 반도체 장치의 리이드 프레임 구조 및 와이어 본딩 방법 | |
| KR200164515Y1 (ko) | 내열성 플라스틱 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |