JPS62183545A - 電子部品 - Google Patents
電子部品Info
- Publication number
- JPS62183545A JPS62183545A JP2664086A JP2664086A JPS62183545A JP S62183545 A JPS62183545 A JP S62183545A JP 2664086 A JP2664086 A JP 2664086A JP 2664086 A JP2664086 A JP 2664086A JP S62183545 A JPS62183545 A JP S62183545A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- linear expansion
- expansion coefficient
- resin
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229920005989 resin Polymers 0.000 claims abstract description 74
- 239000011347 resin Substances 0.000 claims abstract description 74
- 238000000465 moulding Methods 0.000 abstract description 7
- 239000000463 material Substances 0.000 abstract description 6
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 abstract description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 abstract description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 abstract description 2
- 229910052802 copper Inorganic materials 0.000 abstract description 2
- 239000010949 copper Substances 0.000 abstract description 2
- 229910052742 iron Inorganic materials 0.000 abstract description 2
- 229910052759 nickel Inorganic materials 0.000 abstract description 2
- 239000004593 Epoxy Substances 0.000 abstract 1
- 230000006835 compression Effects 0.000 abstract 1
- 238000007906 compression Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229920001875 Ebonite Polymers 0.000 description 1
- RRHGJUQNOFWUDK-UHFFFAOYSA-N Isoprene Chemical compound CC(=C)C=C RRHGJUQNOFWUDK-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
この発明は、ICパッケージ等、回路素子を樹脂で封止
して構成される電子部品の改良に関する。
して構成される電子部品の改良に関する。
(ロ)従来の技術
従来、回路素子を樹脂で封止して構成される電子部品、
例えばデュアル・インライン・パッケージ(D I P
)型のICパッケージは、回路素子であるICチップと
、このICチップがダイボンディングされる金属板たる
アイランドと、このアイランド及び前記ICチップ全体
を封止する樹脂層と、前記樹脂層内でICチップとワイ
ヤボンディングにより電気的に結合され、前記樹脂層外
部に導出されるリードとよりなるものが知られている。
例えばデュアル・インライン・パッケージ(D I P
)型のICパッケージは、回路素子であるICチップと
、このICチップがダイボンディングされる金属板たる
アイランドと、このアイランド及び前記ICチップ全体
を封止する樹脂層と、前記樹脂層内でICチップとワイ
ヤボンディングにより電気的に結合され、前記樹脂層外
部に導出されるリードとよりなるものが知られている。
上記ICパッケージの製造工程としては、先ず、アイラ
ンドとリードを一体に形成した金属板たるリードフレー
ムを製作し、このリードフレーム上のアイランドにIC
チップをダイボンディングし、さらにリード先端と回路
素子間を金線等のワイヤでワイヤボンディングする。
ンドとリードを一体に形成した金属板たるリードフレー
ムを製作し、このリードフレーム上のアイランドにIC
チップをダイボンディングし、さらにリード先端と回路
素子間を金線等のワイヤでワイヤボンディングする。
次に、このリードフレームを二分割される金型に挟むよ
うにして、この金型のキャビティ内に、ICチップのダ
イボンディングされたアイランドとリードが配される。
うにして、この金型のキャビティ内に、ICチップのダ
イボンディングされたアイランドとリードが配される。
前記金型は加熱され、所定の温度に保持されると共に、
前記キャビティ内には、トランスファ成形機よりエポキ
シ樹脂等の熱硬化性のモールド樹脂が充填され、金型よ
り伝わる熱により硬化し、樹脂層が形成される。樹脂硬
化機、ICパーケージは前記金型より取出され、そのリ
ードをリードフレームより切離すと共に、折曲加工し、
製品とされる。
前記キャビティ内には、トランスファ成形機よりエポキ
シ樹脂等の熱硬化性のモールド樹脂が充填され、金型よ
り伝わる熱により硬化し、樹脂層が形成される。樹脂硬
化機、ICパーケージは前記金型より取出され、そのリ
ードをリードフレームより切離すと共に、折曲加工し、
製品とされる。
(ハ)発明が解決しようとする問題点
上記従来の電子部品は、その製造工程において、金型中
で所定温度に硬化した樹脂層が室温にまで冷却される際
に樹脂層が収縮し、封止されているICチップ等の回路
素子表面に大きな圧力が加わる。この圧力は、本願発明
者の測定によれば、最大1000kg/−に達するもの
である。この圧力が加わることにより、回路素子自体の
電気的特性が変動することにより、又は回路素子へワイ
ヤボンディングされるワイヤの回路素子への接合点の状
態が変動することにより、電子部品の電気的特性が変動
する不都合があった。
で所定温度に硬化した樹脂層が室温にまで冷却される際
に樹脂層が収縮し、封止されているICチップ等の回路
素子表面に大きな圧力が加わる。この圧力は、本願発明
者の測定によれば、最大1000kg/−に達するもの
である。この圧力が加わることにより、回路素子自体の
電気的特性が変動することにより、又は回路素子へワイ
ヤボンディングされるワイヤの回路素子への接合点の状
態が変動することにより、電子部品の電気的特性が変動
する不都合があった。
この発明は、上記不都合に鑑みなされたもので、成形後
の樹脂層の収縮により生じる電気的特性の変動を防止で
きる電子部品を提供することを目的としている。
の樹脂層の収縮により生じる電気的特性の変動を防止で
きる電子部品を提供することを目的としている。
(ニ)・問題点を解決するための手段
上記不都合を解決するための手段として、この発明の電
子部品は、樹脂層表面部にこの樹脂層と異なる線膨張係
数を有し、樹脂層形成時に埋設される埋設層を設けてな
るものである。
子部品は、樹脂層表面部にこの樹脂層と異なる線膨張係
数を有し、樹脂層形成時に埋設される埋設層を設けてな
るものである。
(ホ)作用
この発明の電子部品おいては、その製造工程において、
樹脂層が硬化した後、冷却される際に、樹脂層と、樹脂
層表面近傍に埋設された埋設部材との線膨張係数が異な
るために、あたかもバイメタルの如く樹脂層が反る。こ
の時、反りを生じた ゛樹脂層の反りの曲率中心に
面する側には圧縮応力が、この曲率中心と反対側には引
張応力が生じる。
樹脂層が硬化した後、冷却される際に、樹脂層と、樹脂
層表面近傍に埋設された埋設部材との線膨張係数が異な
るために、あたかもバイメタルの如く樹脂層が反る。こ
の時、反りを生じた ゛樹脂層の反りの曲率中心に
面する側には圧縮応力が、この曲率中心と反対側には引
張応力が生じる。
従って、回路素子を樹脂層内の引張応力を生じる部分に
封止すれば、樹脂層の温度収縮により生じる圧縮応力が
、この引張応力により相殺され、回路素子自体及び回路
素子とワイヤの接合部に加わる圧力が緩和される。
封止すれば、樹脂層の温度収縮により生じる圧縮応力が
、この引張応力により相殺され、回路素子自体及び回路
素子とワイヤの接合部に加わる圧力が緩和される。
(へ)実施例
この発明の第1の実施例を、第1図乃至第6図に基づい
て以下に説明する。
て以下に説明する。
この実施例は、DIP型のICパンケージにこの発明を
適用したものである。第1図及び第2図は、ICパッケ
ージ1の断面図を示している。2はICチップ(回路素
子)であり、略同じ大きさを有する金属板よりなるアイ
ランド3上にダイボンディングされている。ICチップ
2及びアイランド3は、全体をエポキシ系樹脂等のモー
ルド樹脂よりなる樹脂層4で封止される。この樹脂層4
上表面部には、樹脂層4を構成するモールド樹脂の線膨
張係数α9より小さな線膨張係数α1を有する物質、例
えば銅、鉄、ニッケル、セラミック等よりなる埋設部材
5が埋設されている。
適用したものである。第1図及び第2図は、ICパッケ
ージ1の断面図を示している。2はICチップ(回路素
子)であり、略同じ大きさを有する金属板よりなるアイ
ランド3上にダイボンディングされている。ICチップ
2及びアイランド3は、全体をエポキシ系樹脂等のモー
ルド樹脂よりなる樹脂層4で封止される。この樹脂層4
上表面部には、樹脂層4を構成するモールド樹脂の線膨
張係数α9より小さな線膨張係数α1を有する物質、例
えば銅、鉄、ニッケル、セラミック等よりなる埋設部材
5が埋設されている。
樹脂層4両側面には、第3図に示すように、リード6、
・・・・・・、6が列設される。各リード6、・・・、
6先端は樹脂層4中に封止され、この先端とICチップ
2間は金線等のワイヤ7、・旧・・、7でワイヤボンデ
ィングされる(第2図参照)、またリード6、・・・・
・・、6は、ICパッケージ1を回路基板への装着を容
易にするため、90°曲げられている。
・・・・・・、6が列設される。各リード6、・・・、
6先端は樹脂層4中に封止され、この先端とICチップ
2間は金線等のワイヤ7、・旧・・、7でワイヤボンデ
ィングされる(第2図参照)、またリード6、・・・・
・・、6は、ICパッケージ1を回路基板への装着を容
易にするため、90°曲げられている。
第3図は、このICパッケージ1の製造工程において、
金型8a、8b間のキャビティ9にモールド樹脂が注入
されて硬化し、樹脂層4が形成された直後の状態を示す
。金型8a側のキャビティ9内には、金型8a、8bを
合わせる前に、予め上記埋設部材5が装着され、ICチ
ップ2がダイボンディングされたアイランド3及びリー
ド6、・・・・・・、6を含むリードフレーム(図示せ
ず)を挟むように、金型8a、8bが合わされ、キャビ
ティ9内にトランスファ形成機より可遡化したモールド
樹脂が、図示しないランナ及びゲートを通して注入され
る。
金型8a、8b間のキャビティ9にモールド樹脂が注入
されて硬化し、樹脂層4が形成された直後の状態を示す
。金型8a側のキャビティ9内には、金型8a、8bを
合わせる前に、予め上記埋設部材5が装着され、ICチ
ップ2がダイボンディングされたアイランド3及びリー
ド6、・・・・・・、6を含むリードフレーム(図示せ
ず)を挟むように、金型8a、8bが合わされ、キャビ
ティ9内にトランスファ形成機より可遡化したモールド
樹脂が、図示しないランナ及びゲートを通して注入され
る。
ICパッケージ1が金型より取出され、室温まで冷却さ
れる際に樹脂層4は収縮するが、埋設部材5の熱線膨張
係数α、は、樹脂層4の熱線膨張係数αやより小である
ため(α1〈αM)、第1図に示すように、樹脂層4の
両端が下方に反る。
れる際に樹脂層4は収縮するが、埋設部材5の熱線膨張
係数α、は、樹脂層4の熱線膨張係数αやより小である
ため(α1〈αM)、第1図に示すように、樹脂層4の
両端が下方に反る。
その反りの曲率中心は、樹脂層4の下面より下方に位置
する。従って、この反りによる樹脂層4内により生じる
引張応力が樹脂層4内の圧縮応力と相殺し、ICチップ
2に加わる圧力が減少する。
する。従って、この反りによる樹脂層4内により生じる
引張応力が樹脂層4内の圧縮応力と相殺し、ICチップ
2に加わる圧力が減少する。
なお、以下の表−1に、樹脂層4を構成するモールド樹
脂と埋設部材5を構成するに適した素材の数例について
、線膨張係数を示す。
脂と埋設部材5を構成するに適した素材の数例について
、線膨張係数を示す。
表−1
次に、この発明の他の実施例を、第5図及び第6図に基
づいて以下に説明する。
づいて以下に説明する。
この実施例も、同じ<DIP型のICパンケージ11に
この発明を適用したものである。第5図は、ICパッケ
ージ11の縦断面図を示し、12はアイランド13上に
ダイボンディングされるICチップであり、ICチップ
12とアイランド13は樹脂層14で封止される。また
、この樹脂層14両側面には、リード16、・・・・・
・、16が列設され、各リード16、・・・・・・、1
6先端は樹脂層14内に埋設さ、ICチップ12とワイ
ヤ(図示せず)によりワイヤボンディングされる。
この発明を適用したものである。第5図は、ICパッケ
ージ11の縦断面図を示し、12はアイランド13上に
ダイボンディングされるICチップであり、ICチップ
12とアイランド13は樹脂層14で封止される。また
、この樹脂層14両側面には、リード16、・・・・・
・、16が列設され、各リード16、・・・・・・、1
6先端は樹脂層14内に埋設さ、ICチップ12とワイ
ヤ(図示せず)によりワイヤボンディングされる。
樹脂層14下面には、樹脂層14を形成する樹脂の線膨
張係数グイより大なる線膨張係数α2(α2〉α、4)
を有する埋設部材15が埋設される。この埋設部材15
に適した素材としては、アルミニウム、セレン、エボナ
イト等の素材が挙げられる。
張係数グイより大なる線膨張係数α2(α2〉α、4)
を有する埋設部材15が埋設される。この埋設部材15
に適した素材としては、アルミニウム、セレン、エボナ
イト等の素材が挙げられる。
尚、先と同様、これら素材の線膨張係数を表−2に示す
。
。
表−2
第6図は、先の第3図と同様、金型18a、18b間の
キャビティ19に埋設部材15を装着し、トランスファ
成形機より可塑化したモールド樹脂をこのキャビティ1
9に注入し、硬化させて樹脂層14を形成し、ICチッ
プ12及びアイランド13を封止した状態を示している
。
キャビティ19に埋設部材15を装着し、トランスファ
成形機より可塑化したモールド樹脂をこのキャビティ1
9に注入し、硬化させて樹脂層14を形成し、ICチッ
プ12及びアイランド13を封止した状態を示している
。
モールド樹脂の硬化したICパッケージ11は、室温ま
で冷却されるが、その際、樹脂層14の線膨張係数α、
が埋設部材15の線膨張係数α2より小であるために、
第5図に示すように、樹脂層140両端が下方に反る(
曲率中心が樹脂層14下面下方に位置する)。そして、
先の実施例と同様、ICチップ12への圧力が緩和され
る。
で冷却されるが、その際、樹脂層14の線膨張係数α、
が埋設部材15の線膨張係数α2より小であるために、
第5図に示すように、樹脂層140両端が下方に反る(
曲率中心が樹脂層14下面下方に位置する)。そして、
先の実施例と同様、ICチップ12への圧力が緩和され
る。
尚、上記再実施例において、埋設部材は1枚の平板状と
しているが、その形状並びに数量はこれに限定されるも
のではなく、また埋設部材は電子部品の表面に露出する
必要はなく、適宜設計変更可能である。
しているが、その形状並びに数量はこれに限定されるも
のではなく、また埋設部材は電子部品の表面に露出する
必要はなく、適宜設計変更可能である。
また、この発明はDIP型のICパッケージに限らず、
回路素子が樹脂で封止される電子部品について広く適用
可能なものである。
回路素子が樹脂で封止される電子部品について広く適用
可能なものである。
(ト)発明の効果
この発明の電子部品は、樹脂層表面部に樹脂層の線膨張
係数と異なる線膨張係数を有する埋設部材を埋設したも
のであるから、樹脂層形成後の冷却の際に樹脂層に反り
が生じ、この反りにより樹脂層内に生じる引張応力によ
り、回路素子に加わる圧力を緩和し、電子部品の電子的
特性の変動を防止できる利点を有する。
係数と異なる線膨張係数を有する埋設部材を埋設したも
のであるから、樹脂層形成後の冷却の際に樹脂層に反り
が生じ、この反りにより樹脂層内に生じる引張応力によ
り、回路素子に加わる圧力を緩和し、電子部品の電子的
特性の変動を防止できる利点を有する。
第1図は、この発明の一実施例に係るICパッケージの
縦断面図、第2図は、同ICパッケージの横断面図、第
3図は、同ICパッケージの外観斜視図、第4図は、同
ICパッケージの製造工程を説明する図、第5図は、こ
の発明の他の実施例に係るICパンケージの縦断面図、
第6図は、同ICパッケージの製造工程を説明する図で
ある。 2・12:ICチップ(回路素子)、 3・13:アイランド、4・14:樹脂層、5・15:
埋設部材、 6・・・・・・6・ 16・・・・・・16 :リード
。 特許出願人 ローム株式会社代理人
弁理士 中 村 茂 信第2図 第3図 第4図 第5囚 第6図
縦断面図、第2図は、同ICパッケージの横断面図、第
3図は、同ICパッケージの外観斜視図、第4図は、同
ICパッケージの製造工程を説明する図、第5図は、こ
の発明の他の実施例に係るICパンケージの縦断面図、
第6図は、同ICパッケージの製造工程を説明する図で
ある。 2・12:ICチップ(回路素子)、 3・13:アイランド、4・14:樹脂層、5・15:
埋設部材、 6・・・・・・6・ 16・・・・・・16 :リード
。 特許出願人 ローム株式会社代理人
弁理士 中 村 茂 信第2図 第3図 第4図 第5囚 第6図
Claims (1)
- (1)回路素子と、この回路素子がダイボンディングさ
れるアイランドと、このアイランド及び前記回路素子全
体を封止する樹脂層と、前記回路素子と電気的に接続さ
れ、前記樹脂層外部に導出されるリードとを備えた電子
部品において、 前記樹脂層表面部に、樹脂層の線膨張係数と異なる線膨
張係数を有する埋設部材を埋設したことを特徴とする電
子部品。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2664086A JPS62183545A (ja) | 1986-02-07 | 1986-02-07 | 電子部品 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2664086A JPS62183545A (ja) | 1986-02-07 | 1986-02-07 | 電子部品 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62183545A true JPS62183545A (ja) | 1987-08-11 |
Family
ID=12199045
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2664086A Pending JPS62183545A (ja) | 1986-02-07 | 1986-02-07 | 電子部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62183545A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4887776A (ja) * | 1972-02-18 | 1973-11-17 | ||
JPS4944519U (ja) * | 1972-07-21 | 1974-04-19 | ||
JPS5972748A (ja) * | 1982-10-20 | 1984-04-24 | Nec Kyushu Ltd | 半導体装置 |
-
1986
- 1986-02-07 JP JP2664086A patent/JPS62183545A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4887776A (ja) * | 1972-02-18 | 1973-11-17 | ||
JPS4944519U (ja) * | 1972-07-21 | 1974-04-19 | ||
JPS5972748A (ja) * | 1982-10-20 | 1984-04-24 | Nec Kyushu Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5773878A (en) | IC packaging lead frame for reducing chip stress and deformation | |
US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
US6329220B1 (en) | Packages for semiconductor die | |
US6616880B2 (en) | Method for encasing array packages | |
US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
US5185653A (en) | O-ring package | |
US6225703B1 (en) | Semiconductor device | |
JPH10326800A (ja) | 半導体装置の製造方法及び半導体製造装置用金型 | |
US3367025A (en) | Method for fabricating and plastic encapsulating a semiconductor device | |
JPS62183545A (ja) | 電子部品 | |
KR100221918B1 (ko) | 칩 스케일 패키지 | |
KR100216062B1 (ko) | 리드 프레임에 금속판이 부착된 리드 온 칩형 반도체 칩 패키지 | |
KR0119652B1 (ko) | 반도체 패키지용 리드프레임의 탑재판 구조 | |
JPH08181273A (ja) | リードフレーム及び半導体装置 | |
JPH0779149B2 (ja) | 樹脂封止型半導体装置 | |
JP2580310B2 (ja) | 半導体パッケ―ジ | |
CA1209721A (en) | Plastic encapsulated semiconductor device and lead frame therefor | |
JPH0237752A (ja) | 半導体装置 | |
JP2973841B2 (ja) | 電子部品製造方法 | |
JPH08181270A (ja) | 樹脂封止型半導体装置用リードフレームとそれを用いた半導体装置およびその製造方法 | |
KR200186000Y1 (ko) | 반도체 리드프레임 탑재판 구조 | |
JPS6066836A (ja) | 封止半導体装置 | |
KR19990055880A (ko) | 반도체 패키지용 접착부재 | |
KR980006160A (ko) | 열 방출수단을 구비한 반도체 패캐이지 및 그 제조방법 | |
JPH09134978A (ja) | 半導体装置及びその製造方法 |