KR940003324A - D2 mac신호의 프레임동기검출방법 및 장치 - Google Patents

D2 mac신호의 프레임동기검출방법 및 장치 Download PDF

Info

Publication number
KR940003324A
KR940003324A KR1019920013175A KR920013175A KR940003324A KR 940003324 A KR940003324 A KR 940003324A KR 1019920013175 A KR1019920013175 A KR 1019920013175A KR 920013175 A KR920013175 A KR 920013175A KR 940003324 A KR940003324 A KR 940003324A
Authority
KR
South Korea
Prior art keywords
signal
synchronization
frame
synchronous
detection signal
Prior art date
Application number
KR1019920013175A
Other languages
English (en)
Other versions
KR0136568B1 (ko
Inventor
한홍수
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019920013175A priority Critical patent/KR0136568B1/ko
Priority to DE69326205T priority patent/DE69326205T2/de
Priority to EP93304676A priority patent/EP0580287B1/en
Publication of KR940003324A publication Critical patent/KR940003324A/ko
Application granted granted Critical
Publication of KR0136568B1 publication Critical patent/KR0136568B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • H04N7/083—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical and the horizontal blanking interval, e.g. MAC data signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/08—Separation of synchronising signals from picture signals
    • H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa

Abstract

본 발명은 D2 MAC신호의 프레임동기신호를 검출하기 위한 방법 및 장치에 관한 것으로, NAC신호의 프레임동기 신호중 소정의 일부 데이타비트만을 비교하여 동기패턴을 검출하는 수단과, MAC신호의 주사선을 카운팅하고 프레임동기신호의 데이타비트수를 카운팅하여 매 프레임동기신호의 소정 위치를 나타내는 의사동기신호를 발생하는 수단과, 검출된 동기패턴신호와 의사동기신호가 일치하는지를 검사하여 소정 횟수이상 연속적으로 불일치할 때 동기에러신호틀 발생하는 수단과, 이 동기에러신호에 따라 최종 프레임동기검출신호를 선택적으로 발생하는 수단을 구비하므로써, 프레임동기신호의 모든 데이타비트를 검사하지 않으므로 구성의 복잡성이 감소되고, 소정의 허용한도내에 해당하는 에러에 대해서는 프레임동기신호를 정상으로 인정하여 프레임동기신호를 보조하여 준다.

Description

D2 MAC신호의 프레임동기검출방법 및 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 D2 MAC신호의 프레임구조를 나타내는 개략도,
제2도는 본 발명에 의한 D2 MAC신호의 프레임동기검출장치의 일실시예를 나타내는 블럭도,
제3도는 제2도의 장치의 일부에 대한 동작 파형도,
제4도는 제2도의 장치의 일부에 대한 상세 블럭도,
제5도는 제2도의 장치의 다른 일부에 대한 상세 블럭도,
제6도는 제2도의 장치의 또 다른 일부에 대한 상세 블럭도.

Claims (18)

  1. D2 MAC신호의 프레임동기신호를 검출하는 방법에 있어서, D2 MAC신호의 비트패턴을 지속적으로 검사하여 프레임동기신호가 검출될 때 소정의 동기패턴검출신호를 발생하는 단계와; D2 MAC신호의 수평동기신호와 소정 클록을 카운팅하여 매 프레임동기신호의 소정 위치를 나타내는 의사동기검출신호를 발생하는 단계와; 상기 동기패턴검출신호와 의사동기검출신호를 공급받아 소정갯수의 프레임에서 연속적으로 이들 2개 신호가 일치하지 않을 때 소정의 동기검출에러신호를 발생하는 단계와; 상기 동기검출에러신호에 따라 상기 동기패턴검출신호와 의사동기검출신호중의 하나를 선택하여 프레임동기검출신호로서 발생하는 단계와; 상기 프레임동기검출신호가 상기 의사동기검출신호발생단계로 피드백되어 소정의 카운팅동작을 리세트하는 단계를 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출방법.
  2. 제1항에 있어서, 상기 동기패턴검출신호를 발생하는 단계는 D2 MAC신호의 정상적인 프레임동기신호의 소정 데이타비트를 지속적으로 발생하는 제1단계와; 직렬 D2 MAC신호를 소정 클록에 맞춰 상기 제1단계에서 발생되는 데이타와 동일한 비트수의 병렬데이타로 변환하는 제2단계와; 상기 제1단계와 제2단계에서 각각 발생되는 병렬데이타를 비교하여 2개 비교데이타가 일치할 때 소정의 동기패턴검출신호를 발생하는 단계를 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임 동기검출방법.
  3. 제1항 또는 제2항에 있어서, 상기 동기패턴검출신호를 발생하기 위하여 비교되는 프레임동기신호의 데이타비트는 프레임동기신호 중 마지막 16비트인 것을 특징으로 하는 D2 MAC신호의 프레임동기검출방법.
  4. 제1항에 있어서, 상기 의사동기검출신호를 발생하는 단계는 D2 MAC신호의 수평동기신호를 카운팅하여 프레임동기신호가 포함된 주사선을 검출하는 제1단계와; 상기 제1단계에서 검출된 주사선의 비트수를 카운팅하여 매 프레임동기신호의 끝나는 위치를 나타내는 상기 의사동기검출신호틀 발생하는 제2단계와; 상기 프레임동기검출신호에 의해 상기 제1단계의 카운팅동작이 리세트되는 단계를 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출방법.
  5. 제1항에 있어서, 상기 동기검출에러신호를 발생하는 단계는 상기 동기패턴검출신호와 의사동기검출신호의 일치 여부를 판정하는 단계와; 상기 판정단계에서 2개 신호가 불일치하는 횟수를 카운팅하여 소정 횟수이상 연속적으로 불일치하는 경우 상기 동기검출에러신호를 발생하는 단계와; 상기 판정 단계에서 2개 신호가 일치하는 횟수를 카운팅하여 소정 횟수이상 연속적으로 일치하는 경우 상기 불일치횟수의 카운팅값을 리세트시키는 단계를 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출방법.
  6. 제5항에 있어서, 상기 연속적으로 불일치하는 소정 횟수가 상기 연속적으로 일치하는 소정 횟수보다 큰 것을 특징으로 하는 D2 MAC신호의 프레임동기검출방법.
  7. 제1항에 있어서, 상기 프레임동기검출신호를 발생하는 단계는 상기 동기검출에러신호에 따라 상기 동기패턴 검출신호와 일정전압신호 중 하나를 선택하여 최종판정신호로서 출력하는 단계와; 상기 최종판정신호와 상기 의사동기검출신호에 대해 AND논리를 수행하여 그 결과로서 프레임동기검출신호를 발생하는 단계를 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출방법.
  8. 제7항에 있어서, 상기 최종판정신호를 출력하는 단계는 상기 동기 검출에러신호가 동기에러에 해당하는 경우 상기 동기패턴검출신호를 발생하는 단계와: 상기 동기 검출에러신호가 동기에러가 아닌 경우 상기 일정 전압 신호를 발생하는 단계를 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출방법.
  9. 제1항 또는 제4항에 있어서, 상기 프레임동기검출신호의 피드백단계는 상기 피드백되는 프레임동기검출신호에 의해 상기 D2 MAC신호의 수평동기신호를 카운팅하는 동작이 리세트되는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출방법.
  10. D2 MAC신호의 프레임동기신호를 검출하는 장치에 있어서, 소정 클록에 맞춰 입력되는 D2 MAC데이타의 비트패턴을 검사하여 프레임동기신호가 검출될 때 소정의 동기패턴검출신호를 발생하는 프레임동기검출부와; D2 MAC신호의 수평동기신호와 소정 클록을 공급받아 매 프레임동기신호의 소정 위치를 나타내는 의사동기검출신호를 발생하는 의사동기 검출부와; 상기 동기패턴검출신호와 의사동기검출신호를 공급받아 소정갯수의 프레임에서 연속적으로 이들 2개 신호가 일치하지 않을 때 소정의 동기검출에러신호를 발생하는 수단과; 상기 동기검출에러신호, 동기패턴검출신호, 의사동기검출신호 및 일정전압신호를 공급받아 동기검출에러신호에 따라 동기패턴검출신호 또는 의사동기검출신호를 출력하는 프레임동기검출수단을 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출장치.
  11. 제10항에 있어서, 상기 프레임동기검출부는 D2 MAC신호의 정상적인 프레임동기신호의 소정 데이타비트를 지속적으로 발생하는 동기패턴발생부와; 직렬로 입력되는 D2 MAC 신호를 소정 클록에 맞춰 상기 동기패턴발생부에서 발생되는 데이타와 동일한 비트수의 병렬데이타로 변환하는 직/병렬변환부와; 상기 동기 패턴발생부와 직/병렬변환부의 출력데이타를 각각 공급받아 이들 2개 데이타가 일치할 때 소정의 동기패턴검출신호를 발생하는 비교기를 포함하는 D2 MAC신호의 프레임동기검출장치.
  12. 제10항 또는 제11항에 있어서, 상기 프레임동기검출부에서 비교되는 프레임동기신호의 데이타비트는 프레임동기신호중 마지막 16비트인 것을 특징으로 하는 D2 MAC신호의 프레임동기검출장치.
  13. 제10항에 있어서, 상기 의사동기검출부는 D2 MAC신호의 수평동기신호를 공급받아 카운팅하여 프케임동기신호가 포함된 주사선을 검출하고, 상기 프레임동기검출수단의 출력신호에 의해 리세트되는 라인카운터와; 상기 라인카운터의 출력신호에 의해 인에이블되고 라인카운터에서 검출되는 주사선의 비트수를 카운팅하여 매 프레임동기신호의 소정 위치에서 펄스를 갖는 의사동기검출신호를 출력하는 비트카운터를 포함하는 D2 MAC신호의 프레임동기검출장치.
  14. 제13항에 있어서, 상기 라인카운터는 모듈로(modulo)-625카운터인 것을 특징으로 하는 D2 MAC신호의 프레임동기 검출장치.
  15. 제13항에 있어서, 상기 비트카운터는 모듈-96카운터인 것을 특징으로 하는 D2 MAC신호의 프레임동기검출장치.
  16. 제10항에 있어서, 상기 동기검출에러신호 발생수단은 상기 동기패턴검출신호와 의사동기검출신호는 공급받아 2개 신호의 일치여부를 판정하는 동기판정부와; 상기 동기판정부에서 2개 신호가 일치하는 횟수를 카운팅하는 동기일치카운터와: 상기 동기일치카운터의 출력신호에 의해 리세트되고, 상기 동기판정부에서 2개 신호가 불일치하는 횟수를 카운팅하여 소정의 동기검출에러신호를 발생하는 동기불일치카운터를 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출장치.
  17. 제16항에 있어서, 상기 동기불일치카운터의 모듈로 값은 상기 동기일치카운터의 모듈로 값보다 큰 것을 특징으로 하는 D2 MAC신호의 프레임동기검출장치.
  18. 제10항에 있어서, 상기 프레임동기검출수단은 선택자로 입력되는 상기 동기검출에러신호에 따라 2개 입력 단자로 각각 인가되는 동기패턴검출신호와 일정전압신호중 하나를 선택하여 출력하는 멀티플렉서와; 상기 멀티플렉서의 출력신호와 상기 의사동기검출신호를 공급받아 소정의 프레임동기검출신호를 출력하는 AND 게이트를 포함하는 것을 특징으로 하는 D2 MAC신호의 프레임동기검출장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920013175A 1992-07-23 1992-07-23 D2 mac신호의 프레임동기검출방법 및 장치 KR0136568B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920013175A KR0136568B1 (ko) 1992-07-23 1992-07-23 D2 mac신호의 프레임동기검출방법 및 장치
DE69326205T DE69326205T2 (de) 1992-07-23 1993-06-16 Verfahren und Gerät zum Feststellen von Bildsynchronisationssignalen
EP93304676A EP0580287B1 (en) 1992-07-23 1993-06-16 Method and apparatus for detecting a frame sync signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920013175A KR0136568B1 (ko) 1992-07-23 1992-07-23 D2 mac신호의 프레임동기검출방법 및 장치

Publications (2)

Publication Number Publication Date
KR940003324A true KR940003324A (ko) 1994-02-21
KR0136568B1 KR0136568B1 (ko) 1998-11-16

Family

ID=19336853

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920013175A KR0136568B1 (ko) 1992-07-23 1992-07-23 D2 mac신호의 프레임동기검출방법 및 장치

Country Status (3)

Country Link
EP (1) EP0580287B1 (ko)
KR (1) KR0136568B1 (ko)
DE (1) DE69326205T2 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE209840T1 (de) * 1996-02-01 2001-12-15 Koninkl Philips Electronics Nv Detektor für ein vertikales synchronisationssignal
KR100868466B1 (ko) 2006-12-06 2008-11-12 한국전자통신연구원 프레임 동기 및 구조 검출 방법
KR100805814B1 (ko) * 2006-12-08 2008-02-21 한국전자통신연구원 위성 방송 시스템에서의 프레임 동기 및 구조 검출 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2610773B1 (fr) * 1987-02-06 1989-05-26 Radiotechnique Ind & Comm Systeme de synchronisation sur un signal semi-numerique
JPH0622359B2 (ja) * 1987-12-14 1994-03-23 富士通株式会社 フレーム同期方式
CA1301260C (en) * 1988-01-21 1992-05-19 Norio Yoshida Synchronizer for establishing synchronization between data and clock signals
KR910005493B1 (ko) * 1988-12-14 1991-07-31 한국전기통신공사 동기식 다중화 장치의 리프레임 회로
FR2652472B1 (fr) * 1989-09-22 1992-01-03 Sgs Thomson Microelectronics Procede de synchronisation du recepteur d'un signal de television de type mac.
JPH03178236A (ja) * 1989-12-06 1991-08-02 Fujitsu Ltd シングルフレーム同期検出・保護方式
JPH0771060B2 (ja) * 1990-04-10 1995-07-31 シャープ株式会社 フレーム同期保護回路

Also Published As

Publication number Publication date
DE69326205T2 (de) 2000-05-11
KR0136568B1 (ko) 1998-11-16
EP0580287B1 (en) 1999-09-01
EP0580287A3 (en) 1994-05-18
DE69326205D1 (de) 1999-10-07
EP0580287A2 (en) 1994-01-26

Similar Documents

Publication Publication Date Title
US4139147A (en) Asynchronous digital circuit testing and diagnosing system
US5228042A (en) Method and circuit for testing transmission paths
KR890702124A (ko) 디지탈 회로를 테스트하는 집적회로 애널라이저
KR970022357A (ko) 아날로그 디지탈 변환기의 변환특성 테스트회로와 그 방법
JP2008118297A (ja) デジタルビデオデータ検査システム及び半導体装置
US3940563A (en) Reframing method for a carrier system having a serial digital data bit stream
KR940003324A (ko) D2 mac신호의 프레임동기검출방법 및 장치
US5072448A (en) Quasi-random digital sequence detector
US5867050A (en) Timing generator circuit
KR930010918B1 (ko) 분산형 프레임 구조의 병렬 프레임 검출회로
KR100215461B1 (ko) 동기신호 검출장치 및 그 방법
KR100303726B1 (ko) 동기신호에러검출보상장치
JP3063291B2 (ja) 回線監視回路
KR880006862A (ko) 디지틀 신호처리회로 및 그에 대한 신호전송방법
KR970064282A (ko) 동기신호 에러 보상장치
KR970048501A (ko) 주파수 체크장치
JPH11184422A (ja) 同期信号処理回路および方法、表示装置、記憶媒体
JP2957250B2 (ja) パイロットパタン検査回路
CA2057447C (en) Method and circuit for testing transmission paths
JPH07218603A (ja) ビット誤り解析機能付きビット誤り測定器
JP3246044B2 (ja) 固定パターンのエラー測定装置
JPH10242951A (ja) 疑似ランダムパターン同期引き込み回路
KR19980047712A (ko) 자기기록기의 동기신호 검출장치
JPH0993228A (ja) ビット誤り測定回路
KR19990050537A (ko) 프레임 동기 인입 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061227

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee