KR940001542A - 저(low)전압 차동 회로 - Google Patents

저(low)전압 차동 회로 Download PDF

Info

Publication number
KR940001542A
KR940001542A KR1019930001227A KR930001227A KR940001542A KR 940001542 A KR940001542 A KR 940001542A KR 1019930001227 A KR1019930001227 A KR 1019930001227A KR 930001227 A KR930001227 A KR 930001227A KR 940001542 A KR940001542 A KR 940001542A
Authority
KR
South Korea
Prior art keywords
differential transistor
differential
stage
circuit
control
Prior art date
Application number
KR1019930001227A
Other languages
English (en)
Inventor
다글라스 맥도날드 마크
Original Assignee
존 엠. 클락 3세
내쇼날 세미컨덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 존 엠. 클락 3세, 내쇼날 세미컨덕터 코포레이션 filed Critical 존 엠. 클락 3세
Publication of KR940001542A publication Critical patent/KR940001542A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division
    • G06G7/163—Arrangements for performing computing operations, e.g. operational amplifiers for multiplication or division using a variable impedance controlled by one of the input signals, variable amplification or transfer function
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 승산기 또는 논리 셀로서 사용하며 저전압 동작에 적합한 회로에 관한 것이다. 적어도 3개의 차동트랜지스터단이 사용디는제, 상기 차동 트랜지스터단중 2개의 차동 트랜지스터단은 상기 회로가 논리 셀로서의 기능을 할 경우 데이타 입력신호, 상기 회로가 승산기로서의 기능을 할 경우 피승수(被乘數)와 같은 제1의 입력신호를 수신한다. 회로 공급 전압중 하나의 회로 공급 전압에 연결된 부하(load)가 상기 2개의 차동 트랜지스터단용으로 제공되고 있다.
제3의 차동 트랜지스터단은 상기 회로가 승산기로서 구성되어 있는 경우에 상기와는 다른 피승수이며, 상기 회가 놀리 셀로서 구성되어 있는 경우에 클록 신호인 제2의 입력신호를 수신한다. 상기 제3의 차동 트랜지스터단에 흐르는 전류에 응답하여 상기 제1 및 제2의 차동 트랜지스터단을 통해 흐르는 전류의 변화에 기인하여 상기 제1 및 제2의 차동 트랜지스터단의 상호 컨덕턴스는 승산작용이 발생하도록 변화했다.
상기 회로가 논리셀로서 구성되어 있는 경우, 클록의 전이에 기입한 전류의 변화에 의해 상기 제1의 차동 트랜지스터단은 데이터 입력이 우선 상기 단에 전달되도록 활성화된다. 이때, 상기 클록에서의 또다른 전이에 의해 상기 제1의 차동 트랜지스터단은 불활성 상태로 되고 상기 제2의 차동 트랜지스터단은 데이터가 제1의 차동 트랜지스터단으로부터 상기 제2의 차동 트랜지스터단으로 전달되고 상기 제2의 차동 트랜지스터단에 저장되도록 활성화 된다. 상기 회로의 구성은 바테리전력 공급 용도에 필요한 것과 같은 저전압 동작을 허용한다.

Description

저(low)전압 차동 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 논리 셀의 형태를 이루는 본 발명의 한 실시예에 대한 회로도,
제5도는 논리 셀의 형태를 이루는 본 발명의 또다른 실시예에 대한 회로도,
제8도는 논리 셀의 형태를 이루는 본 발명의 다른 실시예에 대한 회로도.

Claims (1)

  1. 비교적 낮은 전압 동작에 적합하며 제1및 제2의 입력 신호를 처리하여 출력신호를 발생시키는 회로에 있어서, 제1및 제2의 전력 공급 버스, 상기 제1의 입력신호를 수신하며 출력신호를 발생시키는 제1의 제어단 수단으로서, (1)제1, 제2 및 제3의 제어전극을 각각 지니는 제1및 제2의 트랜지스터를 포함하되, 서로 연결된 제1의 전극 및 상기 제1의 입력 신호를 수신하기 위한 적어도 제1의 트랜지스터의 제2의 전극을 구비한 제1및 제2의 트랜지스터를 포함하는 제1의 차동단, (2)제1, 제2및 제3의 제어 전극을 각각 지니는 제3및 제4의 트랜지스터를 포함하되, 서로 연결된 제1전극을 구비한 제3및 제4의 트랜지스터를 포함하는 제2의 차동단, (3)상기 제2의 차동단파 상기 제1의 전력공급 버스사이에 연결된 부하를 적어도 상기 제2의 차동단에 제공하는 부하 수단으로서, 출력신호가 상기 제2의 차동쌍과 부하 수단 사이의 접합부에서 발생되게 하는 부하수단을 포함하는 제1의 제어수단, 상기 제2의 입력신호에 응답하여 상기 제1및 제2의 차동단을 통해 흐르는 전류를 제어하는 제2의 제어단 수단으로서, (1)제1, 제2및 제3의 제어전극을 각각 지니는 제5및 제6의 트랜지스터를 포함하되, 서로 연결된 제1의 전극 및 상기 제2의 입력 신호를 수신하기기 위한 제5의 트랜지스터의 적어도 제2의 전극을 지니는 제5및 제6의 트랜지스터를 포함하는 상기 제5 및 제6의 트랜지스터의 제1의 전극과 상기 제1의 전력 공급 및 제6의 트랜지스터의 제1의 전극과 상기 제1의 전력 공급 버스사이에 연결된 제1의 전류원을 포함하는 제3의 차동단, 및 (2)상기 제3의 차동단에 흐르는 전류에 응답하여 상기 제1 및 제2의 차동단에 흐르는 전류를 제어하며, 상기 제1, 제2, 제3및 제4의 트랜지스터 및 상기 제2의 버스사이에 연결되어 있는 전류제어수단을 포함하는 제2의 제어단 수단을 포함하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930001227A 1992-06-26 1993-01-30 저(low)전압 차동 회로 KR940001542A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US92-905,106 1992-06-26
US07/905,106 US5196742A (en) 1992-06-26 1992-06-26 Low voltage differential circuit

Publications (1)

Publication Number Publication Date
KR940001542A true KR940001542A (ko) 1994-01-11

Family

ID=25420302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930001227A KR940001542A (ko) 1992-06-26 1993-01-30 저(low)전압 차동 회로

Country Status (4)

Country Link
US (1) US5196742A (ko)
EP (1) EP0577887A1 (ko)
JP (1) JPH06120810A (ko)
KR (1) KR940001542A (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9307384D0 (en) * 1993-04-08 1993-06-02 Philips Electronics Uk Ltd Four quadrant multiplier and a receiver including such a circuit
JP2576774B2 (ja) * 1993-10-29 1997-01-29 日本電気株式会社 トリプラおよびクァドルプラ
US5721875A (en) * 1993-11-12 1998-02-24 Intel Corporation I/O transceiver having a pulsed latch receiver circuit
US5485110A (en) * 1994-02-01 1996-01-16 Motorola Inc. ECL differential multiplexing circuit
JP2713167B2 (ja) * 1994-06-14 1998-02-16 日本電気株式会社 比較器
US5483151A (en) * 1994-09-27 1996-01-09 Mitsubishi Denki Kabushiki Kaisha Variable current source for variably controlling an output current in accordance with a control voltage
DE69426650T2 (de) * 1994-11-07 2001-09-06 Alcatel, Paris Mischer für Sender, mit einem Eingang im Strom-Modus
US5596289A (en) * 1995-05-15 1997-01-21 National Science Council Differential-difference current conveyor and applications therefor
US5635863A (en) * 1995-05-25 1997-06-03 Vtc, Inc. Programmable phase comparator
US5557228A (en) * 1995-07-26 1996-09-17 National Science Council Four-quadrant multiplier
JP2888182B2 (ja) * 1995-10-09 1999-05-10 日本電気株式会社 フリップフロップ回路
EP0779711A3 (en) * 1995-12-14 1999-05-12 STMicroelectronics, Inc. A timer circuit
JPH1079656A (ja) * 1996-09-05 1998-03-24 Nec Corp 電流切り換え型スイッチ回路
US6307415B1 (en) 1996-09-20 2001-10-23 Stmicroelectronics, Inc. Hysteresis circuit
US6348817B2 (en) * 1999-05-10 2002-02-19 Jinghui Lu Complementary current mode driver for high speed data communications
US6280011B1 (en) 1999-08-16 2001-08-28 Hewlett-Packard Company Circuit and assembly with selectable resistance low voltage differential signal receiver
JP4422245B2 (ja) * 1999-09-02 2010-02-24 株式会社日立製作所 光受信装置
FR2798234B1 (fr) * 1999-09-03 2001-11-23 St Microelectronics Sa Dispositif de transposition de frequence a faible fuite de signal d'oscillateur local et procede correspondant de reduction de fuite
US6591093B1 (en) * 1999-10-25 2003-07-08 Motorola, Inc. Circuit and method for frequency translation
JP2001344559A (ja) 2000-05-30 2001-12-14 Matsushita Electric Ind Co Ltd アナログ乗算回路および可変利得増幅回路
DE10031538C2 (de) * 2000-06-28 2002-12-12 Siemens Ag Digital/Analog-Wandler
US6804499B2 (en) 2001-04-09 2004-10-12 Koninklijke Philips Electronics N.V. Power-mixer architecture for a transmitter
US6865382B2 (en) * 2002-01-07 2005-03-08 Broadcom Corp. Mixer having low noise, controllable gain, and/or low supply voltage operation
US6977529B2 (en) * 2002-03-01 2005-12-20 Ics Technologies, Inc. Differential clock signal detection circuit
US7415261B2 (en) * 2005-03-31 2008-08-19 Conexant Systems, Inc. Systems and method for a highly linear, low power mixer
US7411431B2 (en) * 2006-02-06 2008-08-12 Fairchild Semiconductor Corporation Dual output differential line driver using single current
US7881681B2 (en) * 2006-08-28 2011-02-01 Mediatek Inc. Self-calibrating direct conversion transmitter with converting/steering device
JP5233994B2 (ja) * 2007-04-11 2013-07-10 富士通株式会社 ミキサ
US8179198B2 (en) * 2009-07-31 2012-05-15 Texas Instruments Incorporated Variable gain amplifier having automatic power consumption optimization

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3134936A1 (de) * 1981-09-03 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Integrierbare signalverarbeitende halbleiterschaltung
JPS5884445A (ja) * 1981-11-16 1983-05-20 Hitachi Ltd 大規模集積回路
DE3364452D1 (de) * 1982-01-20 1986-08-21 Matsushita Electric Ind Co Ltd Fet circuits
JPH034615A (ja) * 1989-06-01 1991-01-10 Mitsubishi Electric Corp 乗算回路
JP2533399B2 (ja) * 1990-05-25 1996-09-11 三菱電機株式会社 センスアンプ
DE4205486C2 (de) * 1991-06-04 2000-05-25 Temic Semiconductor Gmbh Mischeranordnung

Also Published As

Publication number Publication date
US5196742A (en) 1993-03-23
JPH06120810A (ja) 1994-04-28
EP0577887A1 (en) 1994-01-12

Similar Documents

Publication Publication Date Title
KR940001542A (ko) 저(low)전압 차동 회로
KR970017598A (ko) 반도체 장치 및 그 제어 회로
US4176289A (en) Driving circuit for integrated circuit semiconductor memory
KR950015938A (ko) 정전압 발생 회로
KR880006848A (ko) 집적회로 및 이 회로에 사용하기 적합한 제어수단
KR880011799A (ko) 데이터출력 버퍼회로 및 전위변동 감축방법
KR970031341A (ko) 클록신호에 의하여 제어되는 레벨변환회로(level conversion circuit controlled by colck signal)
KR850005038A (ko) 고전압 회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR840008075A (ko) 스위칭 제어신호 발생용 반도체 집적회로장치
KR950022092A (ko) 비교기 회로
JPS6112414B2 (ko)
KR910008953A (ko) 캐패시턴스 디바이스 구동용 cmos 집적 회로
KR890005992A (ko) 상보신호 출력회로
KR880001109A (ko) 집적논리회로
KR940012849A (ko) 온-칩 전압강하 변환기를 갖는 집적회로용 스트레스 모드 회로
KR940015786A (ko) 낮은 공급 전압에서 동작가능한 아날로그 곱셈기
KR950006859A (ko) 기억 장치
KR900013718A (ko) 수직 퓨즈 어레이용 고속 ecl입력 버퍼
US5258663A (en) Reference voltage generating circuit having reduced power consumption
KR930006875A (ko) 집적회로
US5982198A (en) Free inverter circuit
JP3052433B2 (ja) レベルシフト回路
US5032741A (en) CDCFL logic circuits having shared loads
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid