KR940001422A - EPROM 소자의 언더컷(under cut) 식각 방지방법 - Google Patents

EPROM 소자의 언더컷(under cut) 식각 방지방법 Download PDF

Info

Publication number
KR940001422A
KR940001422A KR1019920009876A KR920009876A KR940001422A KR 940001422 A KR940001422 A KR 940001422A KR 1019920009876 A KR1019920009876 A KR 1019920009876A KR 920009876 A KR920009876 A KR 920009876A KR 940001422 A KR940001422 A KR 940001422A
Authority
KR
South Korea
Prior art keywords
etching
film
polysilicon film
oxide film
under cut
Prior art date
Application number
KR1019920009876A
Other languages
English (en)
Other versions
KR100237752B1 (ko
Inventor
최용근
인재식
황준
이현곤
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019920009876A priority Critical patent/KR100237752B1/ko
Publication of KR940001422A publication Critical patent/KR940001422A/ko
Application granted granted Critical
Publication of KR100237752B1 publication Critical patent/KR100237752B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 언더 컷(under cut) 식각 방지방법에 관한 것으로, 식각율의 차이로 인해 발생하는 언더 컷 형태의 식각잔류물이 반도체기판을 손상시키지 않도록 필드산화막을 형성하여 이 필드산화막 지역 위에서 주변 마스크회로 작업을 실시하는, 즉 폴리실리콘막 배열 마스크와 폴리실리콘막 주변 마스크 회로 작업을 중첩시키는 포토마스크를 제작하여 특히 EPROM(eraser programmble ROM) 제작시 식각잔류물에 의한 불순 입자의 발생을 방지하는 언더 컷 식각 방지방법에 관한 것이다.

Description

EPROM 소자의 언더 컷 식각 방지방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 EPROM의 구성도.
제4도는 본 발명에 따른 EPROM의 포토마스크 작용상태도.

Claims (1)

  1. 언더 컷(under cut) 식각 억제방법에 있어서, 반도체 기판(1)에 필드산화막(6)을 형성하는 제1공정, 상기 제1공정 후에 제1게이트 산화막(2), 제1폴리실리콘막(3)을 차례로 증착한 후에 상기 제1폴리실리콘막(3)의 셀 배열 마스크로 상기 필드산화막(6)상의 제1폴리실리콘막(3)을 식각하는 제2공정, 상기 제2공정 후에 상기 제1폴리실리콘막(3)의 배열 마스크로 상기 필드산화막(6) 위의 상기 제1폴리실리콘막(3)과 제1게이트 산화막(2)를 식각하는 제3공정, 및 상기 제3공정 후에 상기 질화막(5)을 증착하고 상기 제1폴리실리콘막(3)의 주변회로 마스크로 상기 필드산화막(6) 상부의 상기 질화막(5)을 식각하는 제4공정을 구비하는 것을 특징으로 EPROM 소자의 언더 컷 방지방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920009876A 1992-06-08 1992-06-08 Eprom 소자의 언더컷 식각 방지방법 KR100237752B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019920009876A KR100237752B1 (ko) 1992-06-08 1992-06-08 Eprom 소자의 언더컷 식각 방지방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920009876A KR100237752B1 (ko) 1992-06-08 1992-06-08 Eprom 소자의 언더컷 식각 방지방법

Publications (2)

Publication Number Publication Date
KR940001422A true KR940001422A (ko) 1994-01-11
KR100237752B1 KR100237752B1 (ko) 2000-01-15

Family

ID=19334323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920009876A KR100237752B1 (ko) 1992-06-08 1992-06-08 Eprom 소자의 언더컷 식각 방지방법

Country Status (1)

Country Link
KR (1) KR100237752B1 (ko)

Also Published As

Publication number Publication date
KR100237752B1 (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
US5034351A (en) Process for forming a feature on a substrate without recessing the surface of the substrate
KR940004856A (ko) 전계효과 트랜지스터 제조방법
KR950020974A (ko) 집적회로장치 제조방법
JPS6489470A (en) Manufacture of semiconductor device
KR100190365B1 (ko) 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법
KR940001422A (ko) EPROM 소자의 언더컷(under cut) 식각 방지방법
KR940027060A (ko) 폴리 사이드 구조를 갖는 게이트 전극 형성 방법
KR970077369A (ko) 박막 트랜지스터의 제조 방법
KR940009636B1 (ko) 캐패시터의 플레이트 구조
KR0151618B1 (ko) 폴리실리콘 패턴 형성방법
KR100281549B1 (ko) 폴리실리콘막 패턴 형성방법
KR100406738B1 (ko) 반도체 소자의 제조 방법
KR0168119B1 (ko) 반도체 소자 제조방법
KR20010019642A (ko) 폴리실리콘 게이트의 식각 방법
JPH04127539A (ja) 半導体装置の製造方法
KR920005318A (ko) 텅스텐 실리사이드 전극의 보호방법
KR970054517A (ko) 박막 트랜지스터의 제조방법
KR950004548A (ko) 반도체소자 제조방법
JPS5679446A (en) Production of semiconductor device
JPH04208535A (ja) 半導体装置の製造方法
KR960026867A (ko) 반도체소자의 제조방법
KR980003891A (ko) 노광용 정렬 키 제조방법
KR970052785A (ko) 반도체 소자 제조방법
KR970067707A (ko) 반도체 소자의 제조방법
KR960002740A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060920

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee