KR930022593A - 반타원형 게이트 트랜지스터 제조방법 - Google Patents
반타원형 게이트 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR930022593A KR930022593A KR1019920006161A KR920006161A KR930022593A KR 930022593 A KR930022593 A KR 930022593A KR 1019920006161 A KR1019920006161 A KR 1019920006161A KR 920006161 A KR920006161 A KR 920006161A KR 930022593 A KR930022593 A KR 930022593A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- oxide
- depositing
- oxide film
- nitride
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 4
- 150000004767 nitrides Chemical class 0.000 claims abstract 13
- 238000000151 deposition Methods 0.000 claims abstract 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract 10
- 229920005591 polysilicon Polymers 0.000 claims abstract 10
- 230000000873 masking effect Effects 0.000 claims abstract 8
- 238000000034 method Methods 0.000 claims abstract 8
- 238000005530 etching Methods 0.000 claims abstract 5
- 238000001312 dry etching Methods 0.000 claims abstract 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims abstract 4
- 239000000758 substrate Substances 0.000 claims abstract 4
- 238000005468 ion implantation Methods 0.000 claims abstract 3
- 230000003647 oxidation Effects 0.000 claims abstract 3
- 238000000059 patterning Methods 0.000 claims abstract 2
- 238000009736 wetting Methods 0.000 claims abstract 2
- 239000007943 implant Substances 0.000 claims 2
- 239000002019 doping agent Substances 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Weting (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반타원형 게이트 트랜지스터 제조방법에 관한 것이다. 이 방법은(1) 반도체 기판상에 웰, 필드 옥사이드 및 문턱 전압조절용 이온주입작업 후, 나이트라이드 필름을 데포지션하고, 나이트라이드 필름을 필드영역 위에만 남도록 패터닝하는 단계, (2)제1산화막을 2000A°이상 두께로 데포지션하고, 나이트라이드 필름을 데포지션하는 단계, (3)게이트 마스킹 작업을 하고 나이트라이드와 약간의 제1산화막을 드라이 에치하는 단계, (4)제1산화막을 습식식각하여 게이트가 형성될 반도체기판이 충분히 들어나기 하는 단계, (5)게이트 옥시데이션 작업을 하여 게이트 산화막을 형성하고, 게이트로 사용될 대 제1폴리실리콘을 데포지션하여 게이트산화막위에 삼각형태의 게이트폴리를 형성하는 단계, (6)제1폴리실리콘 에치 백 잡업을 한후, 마스킹 작업없이 나이트라이드와 제1산화막을 드라이 에치 하는 단계, (7)게이트 폴리 옥시데이션 작업을 하고, 캡게이드 옥사이드로 쓸 CVD 옥사이드를 데포지션하는 단계, (8)오우버사이즈 게이트 마스킹 작업 및 에치 작업을 하여 캡 게이트 옥사이드를 형성하는 단계, (9)폴리실리콘 셀렉티브 에피공정을 실시하여 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어지는 반 타원형 게이트 트랜지스터 제조.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제조방법을 설명하기 위한 도면.
Claims (5)
- 반타원형 게이트 트랜지스터 제조방법에 관한 것이다. 이방법은(1) 반도체 기판상에 웰, 필드 옥사이드 및 문턱 전압조절용 이온주입작업 후, 나이트라이드 필름을 데포지션하고, 나이트라이드 필름을 필드영역 위에만 남도록 패터닝하는 단계, (2)제1산화막을 2000A°이상 두께로 데포지션하고, 나이트라이드 필름을 데포지션하는 단계, (3)게이트 마스킹 작업을 하고 나이트라이드와 약간의 제1산화막을 드라이 에치하는 단계, (4)제1산화막을 습식식각하여 게이트가 형성될 반도체기판이 충분히 들어나기 하는 단계, (5)게이트 옥시데이션 작업을 하여 게이트 산화막을 형성하고, 게이트로 사용될 데 제1폴리실리콘을 데포지션하여 게이트산화막위에 삼각형태의 게이트폴리를 형성하는 단계, (6)제1폴리실리콘 에치 백 작업을 한후, 마스킹 작업없이 나이트라이드와 제1산화막을 드라이 에치 하는 단계, (7)게이트 폴리 옥시데이션 작업을 하고, 캡게이트 옥사이드로 쓸 CVD 옥사이드를 데포지션하는 단계, (8)오우버사이즈 게이트 마스킹 작업 및 에치 작업을 하여 켑 게이트 옥사이드를 형성하는 단계, (9)폴리실리콘 셀렉티브 에피공정을 실시하여 소오스/드레인 영역을 형성하는 단계를 포함하여 이루어지는 반타원형 게이트 트랜지스터 제조.
- 제1항에 있어서, 제(6)단계에서 제1폴리실리콘 에치 백 작업을 한 후, 필드지역만 마스킹 작업을 하고 나이트라이드와 제1산화막을 에치하는 것이 특징인 반 타원형 게이트 트랜지스터 제조방법.
- 제1항에 있어서, 제(9)단계에서 폴리실리콘 셀렉티브 에피 공정은 언도프트 셀렉티브에피 형성하고 소오스/드레인 마스킹 작업 및 이온 임플랜트 작업을 실시하는 것이 특징인 반 타원형 게이트 트랜지스터 제조방법.
- 제1항에 있어서, 제(9)단계에서 폴리실리콘 셀렉티브 에피 공정은 도프트 셀렉티브 폴리실리콘 형성작업을 하고 소오스/드레인 마스킹 작업 및 이온 임플랜트 작업을 하는것이 특징인 반 타원형 게이트 트랜지스터 제조방법.
- 제1항에 있어서, 제(4)단계후 (5)단계전에 N소오스/드레인 임플랜트 작업을 하는 것이 특징인 반타원형 게이트 트랜지스터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006161A KR950001158B1 (ko) | 1992-04-14 | 1992-04-14 | 반타원형 게이트 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920006161A KR950001158B1 (ko) | 1992-04-14 | 1992-04-14 | 반타원형 게이트 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930022593A true KR930022593A (ko) | 1993-11-24 |
| KR950001158B1 KR950001158B1 (ko) | 1995-02-11 |
Family
ID=19331732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920006161A KR950001158B1 (ko) | 1992-04-14 | 1992-04-14 | 반타원형 게이트 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950001158B1 (ko) |
-
1992
- 1992-04-14 KR KR1019920006161A patent/KR950001158B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR950001158B1 (ko) | 1995-02-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930022593A (ko) | 반타원형 게이트 트랜지스터 제조방법 | |
| KR970008575A (ko) | 상보형 mos 트랜지스터의 제조방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR920015592A (ko) | Ldd구조의 트랜지스터 제조방법 | |
| KR920015424A (ko) | 반도체 제조 방법 | |
| KR910001930A (ko) | 자기정렬된 저도핑된 접합형성방법 | |
| KR960035902A (ko) | 저도핑 드레인 구조의 박막 트랜지스터 제조 방법 | |
| KR940001460A (ko) | 반도체 소자의 ldd 제조방법 | |
| KR970072423A (ko) | 반도체 메모리 셀의 필드산화막 형성방법 | |
| KR970054268A (ko) | 반도체 에스 오 아이 소자의 제조방법 | |
| KR930014896A (ko) | 디램 셀의 제조방법 | |
| KR910013475A (ko) | 초대규모 집적회로 씨엠오에스 트랜지스터 제조방법 | |
| KR970018697A (ko) | 트렌치형 트랜지스터의 제조방법 | |
| KR950002056A (ko) | 모스(mos)트랜지스터 제조방법 | |
| KR910016099A (ko) | 듀얼게이트 트랜지스터 제조방법 | |
| KR940022858A (ko) | 반도체 메모리셀의 트랜지스터 제조방법 및 구조 | |
| KR910017684A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR930015056A (ko) | 리세스 게이트 갈륨비소 전계효과 트랜지스터의 제조방법 | |
| KR970018698A (ko) | 국부산화를 이용한 모스 트랜지스터 제조방법 | |
| KR910017634A (ko) | 메모리 셀 커패시터 제조방법 | |
| KR970077479A (ko) | 반도체소자 제조방법 | |
| KR940001351A (ko) | 반도체 소자의 격리방법 | |
| KR940008126A (ko) | 모스(mos) 트랜지스터의 게이트 제조방법 | |
| KR920020650A (ko) | 텅스텐 자기정합 트랜지스터의 제조방법 | |
| KR920011562A (ko) | Ldd구조의 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |