KR930014611A - 불휘발성 반도체 기억 장치 및 메모리 셀 검사 방법 - Google Patents

불휘발성 반도체 기억 장치 및 메모리 셀 검사 방법 Download PDF

Info

Publication number
KR930014611A
KR930014611A KR1019920025603A KR920025603A KR930014611A KR 930014611 A KR930014611 A KR 930014611A KR 1019920025603 A KR1019920025603 A KR 1019920025603A KR 920025603 A KR920025603 A KR 920025603A KR 930014611 A KR930014611 A KR 930014611A
Authority
KR
South Korea
Prior art keywords
memory cell
memory cells
value
electrically
memory
Prior art date
Application number
KR1019920025603A
Other languages
English (en)
Other versions
KR960002736B1 (ko
Inventor
기요까즈 하시모또
Original Assignee
세끼모또 타다히로
닛본덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 타다히로, 닛본덴기 가부시끼가이샤 filed Critical 세끼모또 타다히로
Publication of KR930014611A publication Critical patent/KR930014611A/ko
Application granted granted Critical
Publication of KR960002736B1 publication Critical patent/KR960002736B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

복수의 메모리 셀을 전기적으로 일괄 소거하는 경우, 각 메모리 셀의 임계값을 일정화하기 위해 미리 복수의 메모리 셀(M11-Mℓ)의 부유 게이트로 전자를 주입한다(S1). 부유 게이트에 전자가 주입된 복수의 메모리 셀을 전기적으로 소거하고, 소거된 각 메모리 셀의 임계값을 검사한다. 모든 메모리 셀의 임계값이 제1값(VEV) 이하로 될 때까지 상기 복수의 메모리 셀의 일괄 소거를 반복한다(S2-S9). 상기 복수의 메모리 셀의 임계값이 제1값(VEV)이하로 된 것이 검증되면, 상기 복수의 메모리 셀의 임계값이 제1값보다 작은 제2값(VTN(E)min)이상인지의 여부를 판단한다(S10-S15). 상기 판단 공정에서 임계값이 설계상 허용되는 최소값(VTN(E)min) 이하인 메모리 셀이 검출되면 그 메모리 셀은 과잉 소거된 메모리 셀이고, 이 메모리 칩을 불량품을 판단한다(S12).

Description

불휘발성 반도체 기억 장치 및 메모리 셀 검사 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 본 발명의 제1실시예의 X 디코더의 구성을 도시한 회로도.
제9도는 본 발명의 제1실시에에 관한 플래시 EEPROM의 구성을 도시한 블럭도.
제10도는 제9도에 도시된 마진 검사 전압 발생 회로의 한예를 도시한 회로도.
제11도는 마진 검사 전압 발생 회로의 다른 예를 도시한 도면.
제12도는 소거 마진 검사 모드시의 플래시 EEPROM의 동작을 설명하기 위한 타이밍차트.
제13도는 소거 모드시의 플래시 EEPROM의 동작을 도시한 타이밍차트.

Claims (14)

  1. 복수의 행 드레스선(W1-Wn), 복수의 디지트선(D1-Dℓ), 상기 디지트선 상의 신호를 감지해서 증폭하여 출력하는 수단(SA), 디지트선에 전류로의 한쪽 단이 접속되고, 게이트가 대응하는 행 어드레스선에 접속된 복수의 메모리 셀(M11-Mℓm), 및 모든 상기 행 어드레스선에 동일한 소정 전압(VMC)를 인가하여, 상기 메모리셀의 기억 데이타를 독출하는 수단(X-DEC, Y-DEC, Y1-Yℓ)을 구비하는 것을 특징으로 하는 불휘발성 반도체 장치.
  2. 제1항에 있어서, 상기 소정 전압(VMC)는 전기적으로 소거된 상기 메모리 셀의 임계값의 최소값(VTN(E)min)과 것의 대등하고, 상기 독출 수단은 전기적으로 과잉 소거된 메모리 셀이 존재하는지의 여부를 검출하기 위해, 상기 소정 전압을 인가해서 임계값이 상기 소정 전압보다 낮은 전기적으로 소거된 메모리 셀이 존재하는지의 여부를 검출하는 것을 특징으로 하는 불휘발성 반도체 장치.
  3. 제1항에 있어서, 상기 독출 수단은, 디지트선(D1-Dℓ)을 차례로 선택하는 선택 수단(Y-DEC, Y1-Yℓ),및 상기 선택 수단에 의해 선택된 디지트선(예를 들면, D1)에 공통 접속된 상기 메모리(M11-Mℓm)의 제어 게이트에 상기 소정 전압(VMC)를 인가하고, 상기 메모리 셀의 기억 데이타를 독출해서 전기적으로 과잉 소거된 메모리셀이 존재하는지의 여부를 검출하기 위해 임계값이 소정 전압보다 낮은 전기적으로 소거된 메모리 셀이 존재하는지의 여부를 검출하는 수단을 구비하는 것을 특징으로 하는 불휘발성 반도체 장치.
  4. 제1항에 있어서, 상기 독출수단은, 디지트선(D1-Dℓ)을 선택하는 수단(Y-DEC, Y1-Yℓ), 및 선택된 디지트선(예를들면, D1)에 공통 접속된 상기 메모리 셀(M11-Mℓm)의 제어 게이트에 상기 소정 전압(VMC)를 인가해서 선택된 디지트선의 전압이 저하하는지의 여부를 검출하는 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 장치.
  5. 제1항에 있어서, 상기 독출 수단은, 상기 소정 전압을 출력하는 생선 수단(MCG), 및 상기 행 어드레스선(W1-Wn)에 접속되어 어드레스와 상기 소정 전압(VMC)를 받고, 독출 모드에 있어서는 선택 행 드레스선(예를 들면, W1)에 독출용 전압(Vcc)를 인가하고, 기입 모드에 있어서는 선택 행 어드레스선(예를들면, W1)에 기입용 전압(Vpp)를 인가하여, 상기 전기적으로 과잉 소거된 메모리 셀이 존재하는지의 여부를 검출하기 위해, 모든 상기 복수의 행 어드레스선(W1-Wn)에 상기 생성 수단(MGC)에서 공급된 소정 전압(VMC)를 인가하는 수단(X-DEC, MCC)를 구비하는 것을 특징으로 하는 불휘발성 반도체 장치.
  6. 제1항에 있어서, 상기 메모리 셀을 전기적으로 소거하는 소거 수단(X-DEC, Y-DEC, Y1-Yℓ, ERC)를구비하고, 상기 소거 수단에 의한 상기 복수의 메모리 셀(M11-Mℓm)의 전기적 소거 완료 후, 상기 독출 수단은 전기적으로 과잉 소거된 메모리 셀에 존재하는지의 여부를 검출하기 위해, 임계값이 상기 소정 전압(VMC)보다 낮은 메모리 셀이 존재하는지의 여부를 검출하는 것을 특징으로 하는 불휘발성 반도체 장치.
  7. 제6항에 있어서, 상기 소거 수단은 상기 복수의 메모리 셀의 모든 임계값이 일정값 이사로 될 때까지 상기 복수의 메모리 셀 모두를 반복여 전기적으로 소거하는 공정(S1-S9)를 수행하는 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 장치.
  8. 임계값의 변화에 의해 데이타를 기억하는 복수의 메모리(M11-Mℓm), 상기 복수의 메모리 셀에 접속되어 상기 선택된 메모리 셀의 임계값을 소정값보다 높게 함으로써 소정의 데이타를 그 메모리 셀에 기입하는 기입수단(X-DEC, Y-DEC, Y1-Yℓ, WC), 상기 복수의 메모리 셀에 접속되어 상기 복수의 메모리 셀의 기억 데이타를 전기적으로 소거하는 소거 수단(X-DEC, Y-DEC, Y1-Yℓ, ERC), 및 상기 복수의 메모리 셀에 접속되어 상기 소거 수단에 의해 전기적으로 소거된 복수의 메모리 셀의 임계값이 미리 정해진 기준값(VMC) 이상인지의 여부를 검사하는 수단(MCC, X-DEC, Y-DEC, Y1-Yℓ, SA)를 구비하는 것을 특징으로 하는 불휘발성 반도체 장치.
  9. 제8항에 있어서, 상기 기준값(VMC)는 전기적으로 소거된 상기 메모리 셀의 설계상 허용되는 임계값의 최소값(VTN(E)min)과 실질적으로 대등하고, 상기 검사 수단은 전기적으로 과잉 소거된 메모리 셀이 존재하는지의 여부를 검출하기 위해, 임계값이 상기 기준값보다 낮은 전기적으로 소거된 메모리 셀이 존재하는지의 여부를 검출하는 것을 특징으로 하는 불휘발성 반도체 장치.
  10. 제8항에 있어서, 상기 검사 수단은 과잉 소거된 메모리 셀이 존재하는지의 여부를 검출하기 위해, 상기식의 메모리 셀의 게이트에 상기 소청의 기준값(VMC)를 인가해서 온하는 메모리 셀이 존재하는지의 여부를 사하는 것을 특징으로 하는 불휘발성 반도체 장치.
  11. 제8항에 있어서, 상기 소거 수단은 상기 복수의 메모리 셀의 모든 임계값이 일정값 이하로 될 때까지 상기 복수의 메모리 셀 전체를 반복하여 전기적으로 소거하는 공정(S1-S9)를 수행하는 수단을 포함하는 것을 특징으로 하는 불휘발성 반도체 장치.
  12. 복수의 메모리 셀을 전기적으로 소거하는 소거 공정(S2-S9), 상기 소거 공정 후 행해지고, 상기 복수의 메모리 셀의 임계값이 기준값(VMC) 이상인지의 여부를 판단하는 공정(S10-S15), 상기 판단 공정에 있어서, 임계값이 기준값(VMC) 이하인 메모리 셀이 검출될 때 그 메모리 칩을 불량품으로 판단하는 공정(S12)로 구성되는것을 특징으로 하는 메모리 셀의 검사 방법.
  13. 제12항에 있어서, 상기 기준값(VMC)는 상기 수식 메모리 셀(M11-Mℓm)의 임계값의 설계상 허용되는 최소값(VTN(E)min)인 것을 특징으로 하는 메모리 셀의 검사 방법.
  14. 과잉 소거되는 메모리 세리 존재하는지의 여부를 검사하는 방법에 있어서, 상기 메모리 칩에 포함되어, 임계값의 변화에 따라 데이타를 기억하는 복수의 메모리 셀(M11-Mℓm)의 피소거 셀에 데이타를 기입해서 피소거메모리 셀의 임계값을 소정값 이상으로 하는 기입 공정(S1), 상기 기입 공정에 의해 데이타가 기입된 상기 복수의 메모리 셀을 전기적으로 소거하는 공정(S2), 상기 전기적으로 소거원 메모리 셀의 임계값을 검사하여 모든 피소거 메모리셀의 임계값이 제1값(VEV) 이하로 될 때까지 상기 소거 공정을 반복하는 소거 검증 공정(S2-S9), 모든 상기 복수의 피소거 메모리 셀의 임계값이 제1값(VEV) 이사로 된것이 검출되고 나서 실행되어 상기 복수의 메모리셀의 임계값이 제1값보다 작은 제2값(VTN(E)min) 이상인지의 여부를 판단하는 공정(S10-S15), 및 상기 판단공정에 있어서, 임계값이 제2값(VTN(E)min) 이하인 메모리 셀이 검출된 때 이 메모리 칩을 불량품으로 판단하는 공정(S12)로 구성되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920025603A 1991-12-27 1992-12-26 불휘발성 반도체 저장 장치 및 메모리 셀 검사 방법 KR960002736B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03359813A JP3080743B2 (ja) 1991-12-27 1991-12-27 不揮発性半導体記憶装置
JP91-359813 1991-12-27

Publications (2)

Publication Number Publication Date
KR930014611A true KR930014611A (ko) 1993-07-23
KR960002736B1 KR960002736B1 (ko) 1996-02-26

Family

ID=18466426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920025603A KR960002736B1 (ko) 1991-12-27 1992-12-26 불휘발성 반도체 저장 장치 및 메모리 셀 검사 방법

Country Status (5)

Country Link
US (1) US5513193A (ko)
EP (1) EP0548866B1 (ko)
JP (1) JP3080743B2 (ko)
KR (1) KR960002736B1 (ko)
DE (1) DE69230750T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469673B1 (ko) * 1997-12-01 2005-06-17 아믹 테크놀로지 인코퍼레이티드 불휘발성메모리어레이의챠지이득과챠지손실특성검출회로

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE238610T1 (de) * 1994-03-03 2003-05-15 Rohm Corp Niederspannungs-eintransistor-flash-eeprom-zell mit fowler-nordheim programmier- und löschung
FR2718559B1 (fr) * 1994-04-08 1996-06-07 Sgs Thomson Microelectronics Mémoire non volatile modifiable électriquement incorporant des fonctions de test.
EP0686979B1 (en) * 1994-06-10 2001-03-07 STMicroelectronics S.r.l. Failure tolerant memory device, in particular of the flash EEPROM type
JP2780674B2 (ja) * 1995-06-20 1998-07-30 日本電気株式会社 不揮発性半導体記憶装置
JPH0935500A (ja) * 1995-07-21 1997-02-07 Toshiba Corp 不揮発性半導体記憶装置のスクリーニング方法
US5610867A (en) * 1995-09-28 1997-03-11 International Business Machines Corporation DRAM signal margin test method
KR0161867B1 (ko) * 1995-10-11 1998-12-01 문정환 반도체 소자의 가변 문턱전압 조절회로
KR100223868B1 (ko) * 1996-07-12 1999-10-15 구본준 비휘발성 메모리를 프로그램하는 방법
US6268623B1 (en) * 1997-03-20 2001-07-31 Altera Corporation Apparatus and method for margin testing single polysilicon EEPROM cells
US6781883B1 (en) 1997-03-20 2004-08-24 Altera Corporation Apparatus and method for margin testing single polysilicon EEPROM cells
US6146943A (en) * 1997-07-09 2000-11-14 Hyundai Electronics Industries Co., Ltd. Method for fabricating nonvolatile memory device
US5991196A (en) * 1997-12-16 1999-11-23 Microchip Technology Incorporated Reprogrammable memory device with variable page size
JP3344313B2 (ja) * 1998-03-25 2002-11-11 日本電気株式会社 不揮発性半導体メモリ装置
US6914827B2 (en) * 1999-07-28 2005-07-05 Samsung Electronics Co., Ltd. Flash memory device capable of preventing an over-erase of flash memory cells and erase method thereof
US7366020B2 (en) * 1999-07-28 2008-04-29 Samsung Electronics Co., Ltd. Flash memory device capable of preventing an overerase of flash memory cells and erase method thereof
KR100308192B1 (ko) 1999-07-28 2001-11-01 윤종용 플래시 메모리 셀들의 과소거를 방지할 수 있는 플래시 메모리장치 및 그것의 소거 방법
KR100357693B1 (ko) 1999-12-06 2002-10-25 삼성전자 주식회사 향상된 소거 알고리즘이 내장된 불휘발성 반도체 메모리장치
KR20020091581A (ko) 2001-05-31 2002-12-06 삼성전자 주식회사 진행성 결함 특성을 갖는 메모리 셀을 검사할 수 있는플래시 메모리 장치
US7894269B2 (en) * 2006-07-20 2011-02-22 Sandisk Corporation Nonvolatile memory and method for compensating during programming for perturbing charges of neighboring cells
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7660166B2 (en) * 2007-01-31 2010-02-09 Sandisk Il Ltd. Method of improving programming precision in flash memory
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176587A (en) * 1981-04-24 1982-10-29 Hitachi Ltd Semiconductor ram device
US4460982A (en) * 1982-05-20 1984-07-17 Intel Corporation Intelligent electrically programmable and electrically erasable ROM
JPS6258500A (ja) * 1985-09-09 1987-03-14 Fujitsu Ltd 半導体記憶装置の試験方法
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
JPS6323297A (ja) * 1987-05-15 1988-01-30 Nec Corp 信号線駆動回路
JPS6476596A (en) * 1987-09-18 1989-03-22 Oki Electric Ind Co Ltd Error of eeprom detecting device
US4809231A (en) * 1987-11-12 1989-02-28 Motorola, Inc. Method and apparatus for post-packaging testing of one-time programmable memories
US4841482A (en) * 1988-02-17 1989-06-20 Intel Corporation Leakage verification for flash EPROM
US5053990A (en) * 1988-02-17 1991-10-01 Intel Corporation Program/erase selection for flash memory
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
US5142495A (en) * 1989-03-10 1992-08-25 Intel Corporation Variable load for margin mode
KR910005316A (ko) * 1989-08-18 1991-03-30 미다 가쓰시게 반도체 불휘발성 메모리장치
US5220533A (en) * 1991-11-06 1993-06-15 Altera Corporation Method and apparatus for preventing overerasure in a flash cell

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100469673B1 (ko) * 1997-12-01 2005-06-17 아믹 테크놀로지 인코퍼레이티드 불휘발성메모리어레이의챠지이득과챠지손실특성검출회로

Also Published As

Publication number Publication date
US5513193A (en) 1996-04-30
JPH05182499A (ja) 1993-07-23
EP0548866A2 (en) 1993-06-30
DE69230750T2 (de) 2000-10-05
EP0548866A3 (ko) 1994-02-09
EP0548866B1 (en) 2000-03-08
JP3080743B2 (ja) 2000-08-28
KR960002736B1 (ko) 1996-02-26
DE69230750D1 (de) 2000-04-13

Similar Documents

Publication Publication Date Title
KR930014611A (ko) 불휘발성 반도체 기억 장치 및 메모리 셀 검사 방법
US5627780A (en) Testing a non-volatile memory
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
KR100853312B1 (ko) 메모리 소자들의 도통을 제 1 방향 및 제 2 방향으로테스트하는 비 휘발성 메모리에 대한 소거 검증
US6097638A (en) Semiconductor memory device
US6026024A (en) Semiconductor memory device
US4879689A (en) Nonvolatile semiconductor memory device
US6654286B2 (en) Nonvolatile semiconductor memory device detecting sign of data transformation
US6188603B1 (en) Nonvolatile memory device
KR950006865A (ko) 반도체 불휘발성 메모리장치
WO2003063168A2 (en) Source side sensing scheme for virtual ground read of flash eprom array with adjacent bit precharge
KR20000035627A (ko) 반도체 기억 장치
US7948797B2 (en) Nonvolatile semiconductor memory device and method for operating the same
KR900006144B1 (ko) 불휘발성 반도체기억장치
US5684741A (en) Auto-verification of programming flash memory cells
JPH06176585A (ja) 半導体記憶装置
US5371706A (en) Circuit and method for sensing depletion of memory cells
KR970051349A (ko) 비휘발성 반도체 메모리 및 과소거된 메모리셀의 임계 전압 상승 방법
KR100622358B1 (ko) 플래시 메모리 및 그 시험 방법
KR19980071781A (ko) 모든 메모리셀에 대해 소거 베리파이 동작이 일괄적으로 정확히 행해질 수 있는 반도체기억장치
KR960030428A (ko) 반도체 비휘발성 기억장치
US4755970A (en) Method and apparatus for functional testing of a memory which is reprogrammable electrically word by word
JP4251717B2 (ja) 不揮発性半導体記憶装置
JP2003173694A (ja) 半導体集積回路装置のベリファイ方法および半導体集積回路装置
JPH043395A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

G160 Decision to publish patent application
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee