KR930011054B1 - 상이한 층 레벨에 위치한 배선층간의 전기 접촉을 형성하는 방법 - Google Patents

상이한 층 레벨에 위치한 배선층간의 전기 접촉을 형성하는 방법 Download PDF

Info

Publication number
KR930011054B1
KR930011054B1 KR1019900008356A KR900008356A KR930011054B1 KR 930011054 B1 KR930011054 B1 KR 930011054B1 KR 1019900008356 A KR1019900008356 A KR 1019900008356A KR 900008356 A KR900008356 A KR 900008356A KR 930011054 B1 KR930011054 B1 KR 930011054B1
Authority
KR
South Korea
Prior art keywords
layer
intermediate layer
forming
conductor wiring
contact hole
Prior art date
Application number
KR1019900008356A
Other languages
English (en)
Other versions
KR910001923A (ko
Inventor
미노루 이노우에
리우지 이와마
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR910001923A publication Critical patent/KR910001923A/ko
Application granted granted Critical
Publication of KR930011054B1 publication Critical patent/KR930011054B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

상이한 층 레벨에 위치한 배선층간의 전기 접촉을 형성하는 방법
제1a, 1b 및 1c도는 종래 제조방법을 설명하는 입면단면도.
제2a, 2b, 2c 및 2d도는 본 발명의 바람직한 실시예에 따른 방법을 설명하는 입면단면도.
제3도는 접촉홀에서 중간층의 층간 상태를 설명하는 입면단면도.
제4a도 및 제4b도는 실험에서 사용된 각각의 입면단면도 및 평면도.
제5도는 접촉홀의 중간층의 일부와 두께와 접촉홀(창)의 직경사이의 관계를 설명하는 도.
본 발명은 일반적으로 반도체 층 구조를 형성하는 방법에 관한 것인데, 특히 상이한 층 레벨에 위치한 접속(배선) 층사이에 전기접촉을 형성하는 방법에 관한 것이다.
최근에, 초미세 규모 반도체 장치의 개발에 있어서 상당한 진전이 있었다.
그러나, 반도체 장치분야의 이렇게 현저한 발전은 예기치 못한 문제들이 부딪히게 된다.
접속배선크기의(모양의 크기) 감소는 상이한 층 레벨에 위치한 접속(배선)층을 접속하기 위한 바이어(VIA) 접촉홀(이후로 간단히 접촉홀로 언급함)의 바닥부분의 크기를 감소시킨다. 더욱이, 접촉홀의 바닥 부분의 크기는 배선층의 물질이 스퍼터링에 의하여 접촉홀에 형성되기 때문에 더욱 감소된다. 즉, 종횡비(접촉홀의 깊이 대 그 직경비)가 큰 경우에는 커버리지는 새도우(SHADOW)효과로 인하여 저하된다.
공지된 바와 같이, 접속 저항은 전기접촉이 이루어지는 접촉의 크기의 감소에 따라 증가한다. 이런 이유 때문에, 접촉저항의 증가는 극복해야 할 심각한 문제이다.
알루미늄은 가격이 덜 비싸고 저항이 낮기 때문에 배선층을 형성하는데 광범위하게 이용된다. 그러나, 알루미늄은 배선층이 형성될 동안에 공기중의 산소 및 수증기와 접촉하면 자연 산화막이 Al배선층의 표면위에 용이하게 형성된다. Al배선층위에 자연산화막의 존재는 Al배선층의 저항을 증가시키는 원인이 된다.
Al배선층위에 자연산화막이 큰 종횡비를 가지는 접촉홀에 형성될때 접촉저항은 기대치보다 크게된다.
상기 언급한 관점에서, Al배선층위에 자연산화막을 용이하게 제거하는 방법이 필요하다.
제1a도 및 제1b도를 참조하여, 다층배선층 구조를 형성하는 종래방법이 기술될 것이다. 접촉홀(40)은 저층레벨에 위치된 Al배선층(42)위에 층간 절연막(45)내에 형성된다. 층간 절연막(45)은 산화규소(SiO2), 퍼스퍼실리케이트 유리(PSG) 등으로 되어 있다.
그러면 상단 레벨에 Al배선층(41)이 제1b도에 보듯이, 성장된다.
Al배선층(41 및 42)사이의 양호한 전기접촉을 실현하도록, 하층레벨에 Al배선층(42)의 표면으로부터 완전하게 자연산화막(43)을 제거할 필요가 있다. 종래에는 자연산화막(43)을 제거하는데는 아르곤(Ar)을 이용한 드라이에칭법을 사용하였다. 자연산화막(43)을 제거한 후, 상층레벨 Al배선층(42)은 와이퍼(44)와 공기가 접촉하는 것 없이 연속적으로 성장되어 하층레벨에서 Al배선층(42)이 재산화되는 것을 방지할 수 있다. 드라이 에칭을 이용한 표면처리는 전체적으로 Al배선층(42)의 표면위에 자연산화막(43)을 제거하는데 수행된다.
실제로, Al배선층(42)의 표면뿐만 아니라 층간 절연막(45)의 표면이 동시에 에칭된다. 이러한 경우에, SiO2또는 PSG 같은 것이 에칭되는 사실로 인하여 다음과 같은 문제가 발생한다.
첫째, SiO2물질등이 에칭에 의해, 쉬일드와 같은 내부부재 및 에칭챔버(도시되지 않음)에 산란된다. 이러한 내부부재는 스테인레스 스틸 또는 알루미늄으로 형성되는데, 이것은 SiO2등과는 다른 열팽창계수를 가진다. 그리하여 SiO2등과 내부부재사이의 접촉은 좋지 못하다. 이런 이유때문에 SiO2물질등은 내부부재로부터 벗겨져 SiO2등의 입자가 에칭챔버내에서 발생된다.
둘째, 종횡비가 증가함에 따라서, 접촉홀(40)의 내부벽으로부터 나간 SiO2물질등(40a) (제1도)은 접촉홀(40)으로부터 나가기가 어렵게 된다.
그리하여, SiO2물질(40a) 등이 Al배선층(42)의 노출표면에 형성된다.
Al배선층(42)의 노출 표면위에 SiO2(40a)의 존재는 노출된 표면이 재산화되거나 그 질의 변화를 일으키게 된다. 이것은 Al배선층(41과 42)사이에 전기접촉을 저하시킨다.
제1c도의 2점 체인선은 SiO2등의 전에 원표면이 산란되는 것을 나타낸다.
상기 언급한 단점이 제거된 상이한 층 레벨에 배선층사이에 전기접촉을 형성하는 개선된 방법을 제공하는 것이 본 발명의 일반적인 목적이다. 본 발명의 또 다른 목적은 SiO2입자등의 발생을 방지하며 전체적으로 접촉홀의 자연산화막이 제거되는 방법을 제공하는 것이다.
본 발명의 상기된 목적은 다음 단계로 구성되는 상이한 층 레벨에 위치한 배선층사이에 전기접촉을 형성하는 방법에 의하여 이루어질 수 있다.
a) 반도체 기판위의 절연막에 제1도체 배선층을 형성하는 단계.
b) 제1도체 배선층과 절연막 위에 층간 절연막을 형성하는 단계.
c) 층간 절연막의 접촉홀, 접촉홀을 통하여 노출되는 제1도체 배선층의 표면부를 형성하는 단계.
d) 제1도체 배선층과 층간 절연막 위에 금속 중간층을 형성하는 단계.
e) 접촉홀을 통하여 노출된 금속 중간층의 부분 및 제1도체 배선층의 표면부에 형성된 산화막을 제거하는 단계.
f) 제1과 제2도체 배선층 사이에 전기접촉이 형성되도록 접촉홀안과 중간절연막위에 제2도체 배선층을 형성하는 단계.
상기 단계((a) 내지 (f))는 순서대로 실행되며 상기 단계((e) 및 (f))는 진공중에서 연속적으로 실행된다.
본 발명의 바람직한 실시예에 따른 방법을 기술하자.
제2a도를 참조하면, SiO2절연막(2)은 실리콘 기판(1)위에 형성된다. 다음, 하층레벨의 Al배선층(3)은 SiO2막(2) 위에 0.5㎛과 1㎛사이의 두께로 형성된다. 그러면, PSG, SiO2또는 질화실리콘(Si3N4)으로 된 층간 절연막(4)이 약 1.2㎛의 두께로 형성된다. 그후에, 반응이온 에칭은 저항막(5)이 마스크로 이용되는 곳에서 실행된다.
그리하여, 약 1.2㎛의 폭을 가지는 접촉홀(6)은 층간 절연막(4)에서 형성된다. 이러한 상태에서, 산화막(알루미늄 산화막)(7)은 하층레벨에서 Al배선층(3)의 노출표면에 10과 100옹스트롬사이의 두게로 자연적으로 형성된다. 배선층(3)의 다른 표면부위에 알루미늄 산화층(도시되지 않음)은 산화될 층간절연막(4)과 접촉된다.
제2b도에 도시된 바와 같이, 50과 200옹스트롬 사이의 두게를 가지는 중간층(8)은 전표면에 형성된다. 중간층(8)은 산소와 용이하게 산화되는 금속물질, 가령 티탄늄(Ti), 알루미늄(Al) 또는 Ti와 Al의 합금으로 형성되어 있다.
이러한 물질은 예를 들면 스퍼터링 과정 도는 진공증착 과정에 의하여 형성된다. 스퍼터링 과정에서, 3㎜ Torr의 감소된 압력을 가지는 스퍼터링 챔버(도시되지 않음)에는 아르곤이 공급되고, 0.2㎾의 직류 전원은 10초 내지 40초 사이의 시간동안 표적에 인가된다.
중간층(8)을 형성하는 과정중에, 금속원소는 새도우 효과로 인하여, 미세 접촉홀(6)의 바닥위에 형성되는 것은 어렵다. 이러한 이유때문에, 중간층(8)의 커버리지 형상은 접촉홀(6)(종횡비)의 상대적인 크기에 따라서 변한다. 접촉홀(6)의 종횡비(높이 (H 대 그 폭(W)의 비)가 작으면, 중간층(8)은 제3도에 도시된 바와 같이, Al배선층(3)의 노출표면 위에 균일하지 못하게 형성된다. 어떤 경우에는, 접촉홀(6)의 중간층(8)의 부분은 층간절연막(4)의 두께와 거의 동일한 최대 두께를 가진다.
한편, 종횡비가 크게 되도록 폭(W)이 대략 1.2㎛과 같게하면, 접촉홀(6)의 바닥위에 형성된 중간층(8)의 부분은 균일하게 형성되며 상기 부분이외에 다른 부분의 1/2두께보다 작은 두께를 가진다.
다음, 실리콘 기판(1)의 진공상태에서 유지되는 에칭챔버(도시되지 않음)에 위치된다. RF 에칭과정은 에칭챔버내에서 실리콘 기판(1)에 대하여 실행된다. RF 에칭과정중에서, 아르곤 이온은 층간 절연막(4)의 전체표면과 접촉홀(6)의 내부에 형성된 중간층(8)위에 투사된다.
실리콘 기판(1)은 아르곤 이온을 수직으로 향하게 하는 강한 전계가 공급된다. 강한 전계의 존재로 인하여, 스퍼터링 에칭중에 아르곤 이온은 접촉홀(6)이 미세하고 높은 종횡비를 가질 경우라도 금속층(8)을 스퍼터링하는 과정중에 일어나는 새로운 효과로 인하여 접촉홀(6)의 내부벽에 접착하는 것을 방지하는 것이 가능하다.
상기 과정의 결과로써, 그 위치를 무시한 전체중간층(8)을 균일하게 에칭하는 것이 가능하다. 그리하여, 중간층(8)의 전체부분과 접촉홀(6)에 위치한 전체 알루미늄산화막(7)을 제거하고 접촉홀(6)의 상기 부분이외에 중간층(8)의 표면부의 일부를 제거하는 것이 가능하다. 즉, 중간층(8)은 층간 절연막(4)위에 남아 있으며, 반면 중간층(8)과 접촉홀(6)의 알루미늄 산화막(8)이 완전하게 제거된다.
상기 에칭과정에서, 티탄늄으로 형성된 중간막(8)과 Al배선층(3)은, 각각 200Å/min와 250Å/min의 에칭비율로 에칭되는데, 이때 Ar기체의 양은 200 SCCM이며, 압력은 7㎜ Torr이며 400W의 RF 전력이 전극에 인가된다. 공지되었듯이, 2개의 다른 형태의 에칭장치가 유용한데, 하나는 음극결합형이고 다른 하나는 양극 결합형이다. 음극결합형에서, RF 전력은 에칭되도록 기판에 인가된다. 양극 결합형에서는 RF 전력은 기판에 반대되는 양극에 인가된다. 에칭장치의 2가지 형중 하나에 접촉홀(6)의 바닥에 산화막을 제거하는 것이 가능하다.
상기된 에칭 과정중에, Ar 이온은 접촉홀(6) 주위의 중간층(8)의 주변부를 때리게 된다. 그리하여, 금속 소자는 중간층의 상기 주변부로부터 생략되었으며, 하층레벨에 Al배선층(3)의 노출된 표면위에 형성될 가능성이 있다. 생략된 금속소자는 도체성을 가지기 대문에 생략된 금속소자의 형성으로부터 발생되는 문제는 없다는 것을 주의하자.
중간층(8)은 산소와 용이하게 결합하는 물질로 형성되어있지 때문에 Al배선층(3)의 표면위에 알루미늄 산화막(7)은 중간층(8)의 금속물질로 이중산화된다. 그리하여, 단지 중간층(8)을 제거하여 알루미늄 산화막(7)을 제거시키는 것이 가능하다. 특히, 이것은 실리콘 기판(1)의 플라즈마에칭(스퍼터링 에칭)전에 가열될 때 크게 가능하다. 즉, 열처리는 중간층(8)에 의하여 알루미늄 산화막(7)의 이중산화를 편리하게 한다.
그후에, 제2d도에 도시된 바와 같이, 순수한 Al 또는 Al-Si(실리콘을 포함하는 알루미늄)이 스퍼터링에 의하여 중간층(8) 및 접촉홀(6)에 형성되어 상층레벨에서 Al배선층(9)는 약 1㎛의 두게로 형성된다. 예를 들면 Al-Si의 표적(1wt% 만큼 Si를 포함하는 Al)이 이용되며, Ar 기체의 압력, DC 전력 및 막형성시간은 각각 3㎜ Torr, 6.0㎾ 및 40 내지 60초로 설정된다. 배선층(3 및 9)은 순수한 Al 또는 Al-Si로 제한됨을 유의하자.
반면에, 배선층(3 및 9)의 각각은 알루미늄과 구리, 알루미늄, 티탄늄과 구리, 또는 알루미늄, 티탄늄 및 실리콘으로 구성될 수 있다.
상기 언급된 방법에 의하여, 형성된 Al배선층(3과 9)사이에 전기접촉을 기술하자.
실험에서, 제4a도 및 제4b도에 도시된 체인 접촉은 상층레벨에서 다수의 Al배선층(9)과 다수의 Al배선층(3)은 접촉홀(6)을 통하여 각각에 교대로 접촉되는 방법으로 이용되었다. 각 접촉홀(6)의 높이(H) 및 폭(W)는 1.2㎛로 설정되었다. 중간층(8)을 이용하지 않는 전술한 종래방법에 의하여 형성된 50,000 접촉홀로 구성되는 체인접촉의 저항은 50㏀이었다. 한편, 중간층(8)을 이용하는 본 발명에 따라서 형성된 50,000접촉홀로 구성되는 체인접촉의 저항은 10㏀이었다.
종래 기술에 따라서, SiO2입자등은 기판의 100시이트가 처리될 경우에 에칭장치에서 관찰될 수 있다.
한편, 본 발명에 따라서, 기판의 500시이트가 처리될 수 있으나 반면, SiO2입자는 관찰되지 않는다.
제5도는 접촉홀의 바닥에 Ti중간층(8)의 두께와 접촉홀(6)의 직경사이의 관계를 설명하는 그래프이다. 그래프는 Ar 압력과 전력이 각각 대략 3㎜ Torr 및 4㎾인 조건하에서 얻어졌다.
접촉홀(6)의 Ti중간층(8)은 대략 950옹스트롬 두께였다.
접촉홀(6)에서 관찰된 Ti중간층의 막 두께는 접촉홀(6)의 직경이 증가함에 따라 증가됨을 제5도의 그래프를 통하여 알 수 있다.
본 발명은 특히 상기된 실시예에 제한되지 않으며, 변경과 수정이 본 발명의 범위를 벗어나지 않고 이루어질 수 있다.

Claims (16)

  1. a) 반도체 기판(1)위의 절연막(2)위에 제1도체 배선층(3)을 형성하는 단계. b) 상기 제1도체 배선층과 상기 절연막 위에 층간 절연막(4)을 형성하는 단계. c) 상기 층간 절연막의 접촉홀(6), 상기 접촉홀을 통하여 노출되는 상제 제1도체 배선층의 표면부를 형성하는 단계를 포함하는 상이한 층 레벨에 위치한 배선층간의 전기접촉을 형성하는 방법에 있어서, 상기 방법은 d) 제1도체 배선층의 상기 표면부와 상기 층간 절연막 위에 금속중간층(8)을 형성하는 단계. e) 상기 접촉홀을 통하여 노출된 상기 금속 중간층의 일부와 제1도체 배선층의 상기 표면부위에 형성된 산화막(7)을 에칭과정에 의하여 소거되는 단계. f) 상기 제1과 제2도체 배선층사이에 전기접촉이 형성되도록 상기 접촉홀안과 상기 층간 절연막위에 제2도체 배선층(9)을 형성하는 단계로 구비되며, 상기 단계((a) 내지 (f))은 순서대로 실행되며 상기 단계((a) 내지 (f))는 진공중에서 연속적으로 실행되는 것을 특징으로 하는 상이한 층레벨에 위치한 배선층간의 전기접촉을 형성하는 방법.
  2. 제1항에 있어서, 상기 금속 중간층(8)은 산소와 용이하게 결합하는 금속물질로 구성되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 금속 중간층(8)은 티탄늄으로 구성되는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 금속 중간층(8)은 알루미늄으로 구성되는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, 상기 금속 중간층(8)은 티탄늄과 알루미늄의 합금으로 구성되어있는 것을 특징으로 하는 방법.
  6. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 단계(d)는 스퍼터링 과정에 의하여 상기 금속 중간층(8)을 형성하는 단계로 구성되는 것을 특징으로 하는 방법.
  7. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 단계(d)는 진공증착 과정에 의하여 상기 금속 중간층(8)을 형성하는 단계로 구성되는 것을 특징으로 하는 방법.
  8. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 단계(e)에 이용된 상기 에칭과정은 스퍼터 에칭과정인 것을 특징으로 하는 방법.
  9. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 단계(e)가 실행되기전에 상기 반도체 기판(1)을 가열하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  10. 제8항에 있어서, 상기 스퍼터에칭은 아르곤 이온을 일정하게 나가게 하는 전계가 상기 반도체 기판(1)에 인가된 상태에서 상기 금속 중간층(8)에 상기 아르곤이온을 투사하여 실행되는 것을 특징으로 하는 방법.
  11. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 전계는 상기 반도체 기판(1)에 수직방향인 것을 특징으로 하는 방법.
  12. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제1 및 제2도체 배선층(3,9) 각각은 순수한 알루미늄으로 구성되는 것을 특징으로 하는 방법.
  13. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제1 및 제2도체 배선층(3,9) 각각은 알루미늄과 실리콘으로 구성되어 있는 것을 특징으로 하는 방법.
  14. 제1항 내지 제5항중 어느 한 항에 있어서, 상기 제1 및 제2도체 배선층은 알루미늄과 구리로 구성되어 있는 것을 특징으로 하는 방법.
  15. 제1항 내지 제5항중 어느 한 항에 있어서, 제1 및 제2도체 배선층은 각각은 알루미늄, 티탄늄 및 구리로 구성되어 있는 것을 특징으로 하는 방법.
  16. 제1항 내지 제5항중 어느 한 항에 있어서, 제1 및 제2도체 배선층 각각은 알루미늄, 티탄늄 및 실리콘으로 구성되어 있는 것을 특징으로 하는 방법.
KR1019900008356A 1989-06-06 1990-06-07 상이한 층 레벨에 위치한 배선층간의 전기 접촉을 형성하는 방법 KR930011054B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-143395 1989-06-06
JP1143395A JPH038359A (ja) 1989-06-06 1989-06-06 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR910001923A KR910001923A (ko) 1991-01-31
KR930011054B1 true KR930011054B1 (ko) 1993-11-20

Family

ID=15337768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008356A KR930011054B1 (ko) 1989-06-06 1990-06-07 상이한 층 레벨에 위치한 배선층간의 전기 접촉을 형성하는 방법

Country Status (5)

Country Link
US (1) US5081064A (ko)
EP (1) EP0401688B1 (ko)
JP (1) JPH038359A (ko)
KR (1) KR930011054B1 (ko)
DE (1) DE69025801T2 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177589A (en) * 1990-01-29 1993-01-05 Hitachi, Ltd. Refractory metal thin film having a particular step coverage factor and ratio of surface roughness
JPH088301B2 (ja) * 1990-06-07 1996-01-29 株式会社東芝 半導体装置の製造方法
JP2598335B2 (ja) * 1990-08-28 1997-04-09 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
JPH04242088A (ja) * 1991-01-16 1992-08-28 Nec Corp Ｉｃソケット
JPH06177127A (ja) * 1991-05-30 1994-06-24 Sony Corp 配線形成方法
JP3139781B2 (ja) * 1991-08-07 2001-03-05 沖電気工業株式会社 半導体装置およびその製造方法
US5200359A (en) * 1991-10-03 1993-04-06 Micron Technology, Inc. Method of decreasing contact resistance between a lower elevation aluminum layer and a higher elevation electrically conductive layer
US5376820A (en) * 1992-02-05 1994-12-27 Ncr Corporation Semiconductor fuse structure
JP2755035B2 (ja) * 1992-03-28 1998-05-20 ヤマハ株式会社 多層配線形成法
JPH065715A (ja) * 1992-06-18 1994-01-14 Sony Corp 配線層の形成方法
US5486492A (en) * 1992-10-30 1996-01-23 Kawasaki Steel Corporation Method of forming multilayered wiring structure in semiconductor device
JPH07105441B2 (ja) * 1992-11-30 1995-11-13 日本電気株式会社 半導体装置の製造方法
US5443995A (en) * 1993-09-17 1995-08-22 Applied Materials, Inc. Method for metallizing a semiconductor wafer
US5747360A (en) * 1993-09-17 1998-05-05 Applied Materials, Inc. Method of metalizing a semiconductor wafer
US6077781A (en) 1995-11-21 2000-06-20 Applied Materials, Inc. Single step process for blanket-selective CVD aluminum deposition
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6726776B1 (en) 1995-11-21 2004-04-27 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6016012A (en) * 1996-11-05 2000-01-18 Cypress Semiconductor Corporation Thin liner layer providing reduced via resistance
US6110828A (en) * 1996-12-30 2000-08-29 Applied Materials, Inc. In-situ capped aluminum plug (CAP) process using selective CVD AL for integrated plug/interconnect metallization
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus
US5930669A (en) * 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
US5989623A (en) * 1997-08-19 1999-11-23 Applied Materials, Inc. Dual damascene metallization
US6228754B1 (en) * 1999-01-05 2001-05-08 Advanced Micro Devices, Inc. Method for forming semiconductor seed layers by inert gas sputter etching
US6207558B1 (en) 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6812147B2 (en) * 2001-10-11 2004-11-02 Epion Corporation GCIB processing to improve interconnection vias and improved interconnection via
JP4774931B2 (ja) * 2005-11-07 2011-09-21 コニカミノルタビジネステクノロジーズ株式会社 現像装置、プロセスカートリッジ及び画像形成装置
KR100938347B1 (ko) * 2007-05-18 2010-01-22 김재화 분말화된 음식물 쓰레기 소각 장치
US10679891B2 (en) * 2017-06-30 2020-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of forming interconnect structures using a vacuum environment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4107726A (en) * 1977-01-03 1978-08-15 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
US4507852A (en) * 1983-09-12 1985-04-02 Rockwell International Corporation Method for making a reliable ohmic contact between two layers of integrated circuit metallizations
DE3683679D1 (de) * 1985-04-26 1992-03-12 Fujitsu Ltd Verfahren zur herstellung einer kontaktanordnung fuer eine halbleiteranordnung.
JPH0719841B2 (ja) * 1987-10-02 1995-03-06 株式会社東芝 半導体装置
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4998157A (en) * 1988-08-06 1991-03-05 Seiko Epson Corporation Ohmic contact to silicon substrate
US4983543A (en) * 1988-09-07 1991-01-08 Fujitsu Limited Method of manufacturing a semiconductor integrated circuit having an interconnection wire embedded in a protective layer covering the semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH038359A (ja) 1991-01-16
EP0401688A3 (en) 1991-07-31
KR910001923A (ko) 1991-01-31
DE69025801D1 (de) 1996-04-18
EP0401688B1 (en) 1996-03-13
US5081064A (en) 1992-01-14
DE69025801T2 (de) 1996-07-25
EP0401688A2 (en) 1990-12-12

Similar Documents

Publication Publication Date Title
KR930011054B1 (ko) 상이한 층 레벨에 위치한 배선층간의 전기 접촉을 형성하는 방법
US5416048A (en) Method to slope conductor profile prior to dielectric deposition to improve dielectric step-coverage
KR100365643B1 (ko) 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US6225698B1 (en) Method for making semiconductor devices having gradual slope contacts
JP3291889B2 (ja) ドライエッチング方法
JP2000174026A (ja) 半導体フィ―チャの低温銅リフロ―を改善する構造と方法
JPH10223608A (ja) 半導体装置の製造方法
EP0177105A2 (en) Method for providing a semiconductor device with planarized contacts
US20070278611A1 (en) Modified Facet Etch to Prevent Blown Gate Oxide and Increase Etch Chamber Life
US4923823A (en) Method of fabricating a self aligned semiconductor device
US4631248A (en) Method for forming an electrical contact in an integrated circuit
JPH03204928A (ja) コンタクトホール形成方形
JPH08153709A (ja) 半導体装置の製造方法
CN1077725C (zh) 一种在半导体器件中形成精细接触孔的方法
US5528081A (en) High temperature refractory metal contact in silicon integrated circuits
KR100227636B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100220933B1 (ko) 반도체 소자의 금속배선 형성방법
US6245668B1 (en) Sputtered tungsten diffusion barrier for improved interconnect robustness
JPH1167766A (ja) 半導体装置の製造方法
US6503824B1 (en) Forming conductive layers on insulators by physical vapor deposition
JPH1041298A (ja) 半導体装置及びその製造方法
JP3239460B2 (ja) 接続孔の形成方法
JP3160972B2 (ja) 半導体装置の製造方法
JP3288010B2 (ja) 半導体素子の金属配線形成方法
JP3718354B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee