KR930003318A - 반도체장치의 소자분리방법 - Google Patents
반도체장치의 소자분리방법 Download PDFInfo
- Publication number
- KR930003318A KR930003318A KR1019910011540A KR910011540A KR930003318A KR 930003318 A KR930003318 A KR 930003318A KR 1019910011540 A KR1019910011540 A KR 1019910011540A KR 910011540 A KR910011540 A KR 910011540A KR 930003318 A KR930003318 A KR 930003318A
- Authority
- KR
- South Korea
- Prior art keywords
- epitaxial layer
- forming
- oxide film
- film
- thickness
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2G도는 본 발명에 따른 소자분리영역의 형성공정을 도시한 일 실시예의 공정순서도.
Claims (7)
- 반도체기판상에 절연막 패턴을 형성하여 소자분리영역으로 사용하고, 상기 절연막 패턴이 형성되지 않은 반도체기판상에 패서트 부분을 갖는 에피택셜층을 형성하여 소자형성영역으로 사용하는 반도체장치의 소자분리 방법에 있어서, 상기 애피택셜층의 패서트 부분이 상기 절연막 패턴 상부에 노출되도록 상기 에피택셜층을 상기 절연막 패턴의 두께보다 더 두껍게 과도성장 시킨 후, 상기 패서트 부분을 포함하는 과도성장된 에피택셜층을 제거함으로써 상기 산화막 패턴의 두께와 동일한 두께로 평탄화된 에피택셜층을 형성하는 것은 특징으로 하는 반도체장치의 소자분리 방법.
- 제1항에 있어서, 상기 패서트 부분을 포함하는 과도성장된 에피택셜층의 제거공정은, 먼저 상기 패서트 부분을 포함하는 과도성장된 에피택셜층을 산화시켜 산화막을 형성한 후 이 산화막을 습식식각함으로써 제거되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 반도체기판상에 제1산화막 및 제1질화막을 차례로 형성하는 공정, 상기 제1질화막위에 포토레지스트 패턴을 형성하여 소자형성영역 및 소자분리영역을 정의하는 공정, 상기 포토레지스트 패턴을 적용하여 상기 제1질화막 및 제1산화막을 식각함으로써 소자형성 영 역에 대응되는 반도체기판을 노출시키는 공정, 상기 포토레지스트 패턴을 제거한 후, 상기 노출된 실리콘기판위에 에피택셜층을 성장시키되, 상기 에피택셜층의 패서트 부분이 상기 제1질화막 상부에 노출되도록 과도성장시키는 공정, 상기 에피택셜층의 패서트 부분에 스페이서를 형성하는 공정, 상기 과도성장된 에피택셜층을, 그 상부로부터 상기 제1산화막의 두께까지 산화시켜 제2산화막을 형성하는 공정, 그리고 상기 제2산화막, 스페이서 및 제1질화막을 제거하는 공정을 구비하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제3항에 있어서, 상기 제1산화막의 두께는 5000Å∼10000Å정도인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제4항에 있어서, 상기 제1산화막의 두께는 500Å∼2000Å정도인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제5항에 있어서, 상기 스페이서는, 상기 에피택셜층 형성 후 전체 표면상에 1500Å∼2000Å정도의 질화막을 형성한 후 이방성 식각을 통하여 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제6항에 있어서, 상기 제2산화막, 스페이서 및 제1질화막은 습식식각을 통하여 모두 제거되는 것을 특징으로 하는 반도체장치의 소자분리방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011540A KR940001812B1 (ko) | 1991-07-08 | 1991-07-08 | 반도체장치의 소자분리방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910011540A KR940001812B1 (ko) | 1991-07-08 | 1991-07-08 | 반도체장치의 소자분리방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930003318A true KR930003318A (ko) | 1993-02-24 |
KR940001812B1 KR940001812B1 (ko) | 1994-03-09 |
Family
ID=19316915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910011540A KR940001812B1 (ko) | 1991-07-08 | 1991-07-08 | 반도체장치의 소자분리방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR940001812B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100402101B1 (ko) * | 2001-06-23 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
KR100400287B1 (ko) * | 1996-12-31 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100923761B1 (ko) * | 2002-12-24 | 2009-10-27 | 매그나칩 반도체 유한회사 | 얕은 트렌치 아이솔레이션의 형성방법 |
-
1991
- 1991-07-08 KR KR1019910011540A patent/KR940001812B1/ko not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100400287B1 (ko) * | 1996-12-31 | 2003-12-24 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
KR100402101B1 (ko) * | 2001-06-23 | 2003-10-17 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR940001812B1 (ko) | 1994-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960043106A (ko) | 반도체장치의 절연막 형성방법 | |
KR940016682A (ko) | 집적회로에서 전기적 분리 구조 및 그 형성방법 | |
KR930003318A (ko) | 반도체장치의 소자분리방법 | |
KR970072380A (ko) | 반도체 장치 및 그 제조 방법 | |
KR930008994A (ko) | 웨이퍼 결합 기술 | |
KR970051844A (ko) | 반도체 장치의 얼라인 키 패턴 형성방법 | |
KR850002696A (ko) | 유전체 격리 구조를 가진 보상 반도체 장치를 제조 하는 방법 | |
KR930018690A (ko) | 반도체장치의 제조방법 | |
KR960026588A (ko) | 반도체소자의 소자분리 방법 | |
KR970053468A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR930005104A (ko) | Soi 구조를 갖는 반도체 장치 제조방법 | |
KR970024007A (ko) | 반도체장치의 콘택 형성방법 | |
KR980012264A (ko) | 풀리 리세스된 로코스 절연 방법 | |
KR930017146A (ko) | 반도체 장치 및 그 제조방법 | |
KR940010366A (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR970008350A (ko) | 반도체 소자의 콘택홀 제조방법 | |
KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
KR970053417A (ko) | 반도체소자의 소자분리 방법 | |
KR920018936A (ko) | 반도체장치의 제조방법 | |
KR960026581A (ko) | 반도체 소자의 필드산화막 형성방법 | |
KR970053564A (ko) | 반도체소자의 소자분리막 제조방법 | |
KR900017103A (ko) | Fet의 게이트전극 미세패턴 형성방법 | |
KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
KR920010830A (ko) | 소자분리산화막 형성방법 | |
KR940008045A (ko) | 반도체 장치의 소자 절연 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060207 Year of fee payment: 13 |
|
LAPS | Lapse due to unpaid annual fee |