KR930017146A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR930017146A KR930017146A KR1019920000918A KR920000918A KR930017146A KR 930017146 A KR930017146 A KR 930017146A KR 1019920000918 A KR1019920000918 A KR 1019920000918A KR 920000918 A KR920000918 A KR 920000918A KR 930017146 A KR930017146 A KR 930017146A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- etching
- silicon substrate
- film
- field oxide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
반도체 기판 상에 층간절연막 및 제2 절연막을 순차적으로 형성한 후, 포ㅌ레지스트 패턴을 이용하여 비활성영역에 개구부를 형성하고, 그 개구부내에 필드산화막을 성장시킨다. 그 후 상기 제2 절연막 및 층간절연막을 차례로 제거하고, 실리콘기판을 소정깊이로 식각하여 구성되는 반도체 장치의 소자분리방법을 제공함으로써 매몰형 필드산화막과 활성영역 사이의 경계면 상태를 개선시켜 소자의 신뢰도를 향상시킬 수 있게 되었다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2 도는 본 발명의 소자분리방법에 관한 공정도이다.
Claims (10)
- 반도체 기판상에 제 1 절연막 및 제 2 절연막을 순차적으로 형성한 후, 사진식각법으로 비활성영역에 개구부를 형성하는단계와, 그 개구부내에 필드산화막을 성장시키는 단계와, 상기 제 2 절연막 및 제 1 절연막을 차례로 제거하는 단계와,선택적으로 실리콘기판을 소정깊이로 식각하는 단계로 구성됨을 특징으로 하는 반도체 장치의 소자분리방법.
- 제 1 항에 있어서, 상기의 실리콘기판의 식각단계에서, 필드산화막은 식각되지 않고 실리콘기판만 식각되도록 습식식각방법에 의해 식각됨을 특징으로 하는 반도체 장치의 소자분리방법.
- 제 2 항에 있어서, 상기의 실리콘기판의 식각은 HNO3, CH3COOH, 및 HF의 조성비를 조절하여 에칭비율을 충분하게 낮추어서식각함을 특징으로 하는 반도체 장치의 소자분리방법.
- 제 1 항에 있어서, 상기의 실리콘기판의 식각깊이는 약 200~500Å 정도임을 특징으로 하는 반도체 장치의 소자분리방법.
- 제 1 항에 있어서, 상기의 제 1 절연막은 옥시나이트라이드막임을 특징으로 하는 반도체 장치의 소자분리방법.
- 제 1 항에 있어서, 상기의 제 1 절연막의 두께는 100~500Å 정도임을 특징으로 하는 반도체 장치의 소자분리방법.
- 제 1 항에 있어서, 상기의 제 2 절연막은 실리콘질화막임을 특징으로 하는 반도체 장치의 소자분리방법.
- 제 1 항에 있어서, 상기의 제 2 절연막의 두께는 1000~2000Å임을 특징으로 하는 반도체 장치의 소자분리방법.
- 제 1 항에 있어서, 상기의 비활성영역에서의 개구부 형성시 실리콘기판을 식각하여 리세스(recess)를 형성함을 특징으로하는 반도체 장치의 소자분리방법.
- 제 1 항에 있어서, 상기의 필드산화막은 900~1000℃의 온도에서 습식산화법에 의해 형성됨을 특징으로 하는 반도체 장치의 소자분리방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000918A KR940009578B1 (ko) | 1992-01-23 | 1992-01-23 | 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920000918A KR940009578B1 (ko) | 1992-01-23 | 1992-01-23 | 반도체 장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930017146A true KR930017146A (ko) | 1993-08-30 |
| KR940009578B1 KR940009578B1 (ko) | 1994-10-15 |
Family
ID=19328205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920000918A KR940009578B1 (ko) | 1992-01-23 | 1992-01-23 | 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR940009578B1 (ko) |
-
1992
- 1992-01-23 KR KR1019920000918A patent/KR940009578B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940009578B1 (ko) | 1994-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4758530A (en) | Doubly-self-aligned hole-within-a-hole structure in semiconductor fabrication involving a double LOCOS process aligned with sidewall spacers | |
| KR940001352A (ko) | 트렌치 소자분리막 제조방법 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| US5053345A (en) | Method of edge doping SOI islands | |
| KR930017146A (ko) | 반도체 장치 및 그 제조방법 | |
| EP0239384A3 (en) | Process for isolating semiconductor devices on a substrate | |
| US5977608A (en) | Modified poly-buffered isolation | |
| JP3109549B2 (ja) | 半導体装置の製造方法 | |
| KR960026585A (ko) | 반도체소자의 소자분리 산화막의 제조방법 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| KR890004415A (ko) | 반도체장치의 소자 분리방법 | |
| KR960026588A (ko) | 반도체소자의 소자분리 방법 | |
| KR0139268B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPS6322065B2 (ko) | ||
| KR930010726B1 (ko) | 반도체 장치의 소자분리방법 | |
| KR980012264A (ko) | 풀리 리세스된 로코스 절연 방법 | |
| KR980006083A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH03191521A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| KR950021371A (ko) | 반도체 소자의 소자분리산화막 제조방법 | |
| KR19980030446A (ko) | 반도체 기판 및 그의 형성방법 | |
| KR970053468A (ko) | 반도체소자의 소자분리막 제조방법 | |
| JPS63136646A (ja) | 半導体装置の製造法 | |
| KR970023975A (ko) | 반도체 소자의 트랜치 격리방법 | |
| KR960002640A (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010906 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |