KR930001238A - 음의 전압을 인가하지 않고 0보다 작은 vt를 측정하는 방법 - Google Patents

음의 전압을 인가하지 않고 0보다 작은 vt를 측정하는 방법 Download PDF

Info

Publication number
KR930001238A
KR930001238A KR1019920007948A KR920007948A KR930001238A KR 930001238 A KR930001238 A KR 930001238A KR 1019920007948 A KR1019920007948 A KR 1019920007948A KR 920007948 A KR920007948 A KR 920007948A KR 930001238 A KR930001238 A KR 930001238A
Authority
KR
South Korea
Prior art keywords
threshold voltage
semiconductor memory
memory circuit
array
transistor
Prior art date
Application number
KR1019920007948A
Other languages
English (en)
Other versions
KR100215489B1 (ko
Inventor
밴 버스커크 마이클
Original Assignee
원본미기재
어드밴스트 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 어드밴스트 마이크로 디바이시즈, 인코포레이티드 filed Critical 원본미기재
Publication of KR930001238A publication Critical patent/KR930001238A/ko
Application granted granted Critical
Publication of KR100215489B1 publication Critical patent/KR100215489B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

음의 공급전압을 요구함이 없이 반도체 메모리회로장치에서 측정동작을 수행하기 위한 테스트 논리회로구조는 비교기(38), 비교기의 제 1입력에 연결된 제1저항회로, 및 비교기의 제2입력에 연결된 제2저항회로로 구성된다. 검사논리회로(40)는 기준셀 트랜지스터(QR)의 임계전압보다 작은 프로그래밍 어레이 트랜지스터(QP)의 임계전압을 측정하기 위하여 플로어 테스트 모드기간동안 감지비가 1보다 작도록 하는 제2저항회로에 대한 제1저항 회로의 비를 전환하는데 사용된다.

Description

음의 전압을 인가하지 않고 0보다 작은 VT를 측정하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따라 구성된 테스트 논리구조를 갖는 반도체 집적 I. C메모리회로의 물리적배치를 도시한 블럭도.
제 2 도는 반도체 메모리회로장치의 간략화된 기능 블럭도.
제 3 도는 제 1 도 및 테스트 논리구조의 메모리회로장치의 특정부분의 간략화된 회로도.
제 4 도는 제 3 도의 증명논리회로의 회로도.
제 5 도는 제 3 도의 감지비저항회로망의 회로도.
제 6 도는 제 3 도의 기준 저항성 회로망의 회로도.
제 7 도는 제 3 도의 감지 증폭기의 회로도.

Claims (20)

  1. 음의 공급전압을 공급할 필요없이 메모리회로상에서 측정을 수행하기 위한 테스트 로직구조를 갖는 반도체메모리 회로장치에 있어서, 상기 테스트 로직구조가: 각각이 어레이 임계전압을 갖는 프로그래밍 어레이 트랜지스터(Qp)를 포함하고, 단어선의 행 및 상기 단어선의 행과 교차하는 비트선상의 열에 배치된 다수의 메모리셀(MC)을 갖는 셀 매트릭스(12); 행 어드레스신호에 응답하고 상기 단어선 열중에서 하나를 선택하기 위하여 상기셀 매트릭스에 연결되는 행 디코더수단(14); 열 어드레스신호에 응답하고 상기 비트선 열중에서 하나를 선택하기위하여 상기 셀 매트릭스에 연결되는 열 디코더수단(18); 상기 셀 매트릭스에서의 행의 수와 대응하는 단어선의행에 배치되고 각각이 기준 임계전압을 갖는 기준셀 트랜지스터(QR)을 포함하는 다수의 기준셀(RC)을 포함하는 기준열 수단(116); 플로어 테스트 모드에서 상기 셀 매트릭스를 전환하기 위한 고전압에 응답하는 검사 논리수단(40); 프로그래밍 어레이 트랜지스터의 어레이 임계전압에 대응하는 제1저항값을 발생시키기 위한 비트선의 열에연결되는 감지 저항회로수단; 기준셀 트랜지스터의 기준 임계전압에 대응하는 제2 저항값을 발생시키기 위한기준열 수단에 연결된 기준저항회로수단; 및 프로그래밍 어레이 트랜지스터의 어레이 임계전압과 기준셀 트랜지스터의 기준임계전압을 비교하고 상기 어레이 임계전압이 상기 기준 임계전압보다 크고 상기 어레이 임계전압이상기 기준임계전압보다 작을때 고 논리 레벨인 논리신호를 발생시키고 프로그래밍 어레이 트랜지스터의 어레이임계전압과 기준셀 트랜지스터의 기준임계전압을 비교하고 상기 감지비 저항회로수단에 연결된 제1입력 및 상기기준 저항회로수단과 결합한 제2입력을 갖는 비교기수단(38)으로 구성된 것을 특징으로 하는 반도체 메모리회로장치.
  2. 제 1 항에 있어서, 상기 제2 저항값에 대한 상기 제1저항값의 비가 플로어 테스트 모드에서 1보다 큰 수로부터 1보다 작은수로 변경되는 감지비로 정의되는 것을 특징으로 하는 반도체 메모리회로장치.
  3. 제 2 항에 있어서, 상기 기준 저항회로수단(35)이 1보다 작은 감지비를 얻기 위하여 제1저항값에 대한 제2 저항값을 증가시키기 위하여 검사 논리수단(40)에 의해 발생되는 제어신호에 응답하는 것을 특징으로 하는 반도체 메모리회로장치.
  4. 제 3 항에 있어서, 상기 비교기수단(38)이 감지증폭기수단을 포함하는 것을 특징으로 하는 반도체 메모리회로장치.
  5. 제 4 항에 있어서, 상기 감지 증폭기수단이 상기 비교기수단의 제1입력을 정의하는 반전입력, 상기 비교기수단의 제2입력을 정의하는 비반전입력, 및 논리신호를 제공하기 위한 출력을 갖는 것을 특징으로 하는 반도체 메모리회로장치.
  6. 제 1 항에 있어서, 상기 프로그래밍 어레이 트랜지스터(QP)가 상기 단어선의 행중 하나에 연결된 게이트와, 상기 비트선의 열중 하나에 연결된 드레인과 접지전위에 연결된 소오스를 갖는 것을 특징으로 하는 반도체 메모리회로장치.
  7. 제 6 항에 있어서, 상기 기준셀 트랜지스터(QR)가 상기 단어선의 행중 하나에 연결된 게이트와 , 상기 비트선의 열중 하나에 연결된 드레인과, 접지전위에 연결된 소오스를 갖는 것을 특징으로 하는 반도체 메모리회로장치.
  8. 제5항에 있어서, 감지증폭기수단이 논리신호를 제공하기 위하여 출력에 결합된 출력단자(48)를 더 포함하는 것을 특징으로 하는 반도체 메모리회로장치.
  9. 음의 공급전압을 공급할 필요없이 메모리회로상에서 측정을 수행하기 위한 테스트 로직구조를 갖는 반도체메모리 회로장치에 있어서, 상기 테스트 로직구조가: 각각이 어레이 임계전압을 갖는 프로그래밍 어레이 트랜지스터(Qp)를 포함하고, 단어선의 행 및 상기 단어선의 행과 교차하는 비트선상의 열에 배치된 다수의 메모리셀(MC)을 갖는 셀 매트릭스(12); 행 어드레스신호에 응답하고 상기 단어선 열중에서 하나를 선택하기 위하여 상기셀 매트릭스에 연결되는 행 디코더수단(14); 열 어드레스신호에 응답하고 상기 비트선 열중에서 하나를 선택하기위하여 상기 셀 매트릭스에 연결되는 열 디코더수단(18); 상기 셀 매트릭스에서의 행의 수와 대응하는 단어선의행에 배치되고 각각이 기준 임계전압을 갖는 기준셀 트랜지스터(QR)을 포함하는 다수의 기준셀(RC)을 포함하는 기준열 수단(116); 상기 비트선의 열에 연결된 Y-패스 게이트 수단(22); Y-패스 게이트수단에 연결된 감지증폭기수단(38); 상기 비트선의 열과 상기 감지 증폭기수단의 제1입력에 연결된 제1저항회로수단; 기준열 비트선과 상기 감지 증폭기수단의 제2입력에 연결된 제2저항회로수단(35); 기준셀 트랜지스터의 임계전압보다 작은프로그래밍 어레이 트랜지스터의 임계전압을 측정하기 위하여 플로어 테스트 모드기간동안 감지비가 1보다 작게정의하는 제2저항회로수단의 값에 대한 제1저항회로수단의 값의 비를 전환시키기 위한 검사 논리수단(40)으로구성된 것을 특징으로 하는 반도체 메모리회로장치.
  10. 제9항에 있어서, 상기 기준 저항회로수단(35)이 1보다 작은 감지비를 얻기 위하여 제1저항회로수단의 저항값에 대한 상기 제2저항회로수단의 저항값을 증가시키기 위하여 검사 논리수단(40)에 의해 발생되는 제어신호에 응답하는 것을 특징으로 하는 반도체 메모리회로장치.
  11. 제9항에 있어서, 상기 프로그래밍 어레이 트랜지스터(QP)가 상기 단어선의 행중 하나에 연결된 게이트와 , 상기 비트선의 열중 하나에 연결된 드레인과, 접지전위에 연결된 소오스를 갖는 것을 특징으로 하는 반도체 메모리회로장치.
  12. 제11항에 있어서, 상기 기준셀 어레이 트랜지스터(QR)가 상기 단어선의 행중 하나에 연결된 게이트와 , 상기 비트선의 열중 하나에 연결된 드레인과, 접지전위에 연결된 소오스를 갖는 것을 특징으로 하는 반도체 메모리회로장치.
  13. 음의 공급전압을 공급할 필요없이 메모리회로상에서 측정을 수행하기 위한 테스트 로직구조를 갖는 반도체 메모리 회로장치에 있어서, 상기 테스트 로직구조가: 각각이 어레이 임계전압을 갖는 프로그래밍 어레이 트랜지스터(Qp)를 포함하고, 단어선의 행 및 상기 단어선의 행과 교차하는 비트선상의 열에 배치된 다수의 메모리셀(MC)을 갖는 셀 매트릭스(12); 행 어드레스신호에 응답하고 상기 단어선 열중에서 하나를 선택하기 위하여 상기 셀 매트릭스에 연결되는 행 디코더수단(14); 열 어드레스신호에 응답하고 상기 비트선 열중에서 하나를 선택하기 위하여 상기 셀 매트릭스에 연결되는 열 디코더수단(18); 기준 임계전압을 갖는 기준셀 트랜지스터(QR)을 포함하는 기준열 수단(116); 플로어 테스트 모드에서 상기 셀 매트릭스를 전환하기 위한 고전압에 응답하는 검사 논리수단(40); 프로그래밍 어레이 트랜지스터의 어레이 임계전압에 대응하는 제1저항값을 발생시키기 위한 비트선의 열에 연결되는 감지비 저항회로수단; 기준셀 트랜지스터의 기준 임계전압에 대응하는 제2 저항값을 발생시키기 위한 기준열 수단에 연결된 기준저항회로수단; 및 프로그랭 어레이 트랜지스터의 어레이 임계전압과 기준셀 트랜지스터의 기준임계전압을 비교하고 상기 어레이 임계전압이 상기 기준 임계전압보다 크고 상기 어레이 임계전압이 상기 기준임계전압보다 작을때 고 논리 레벨인 논리신호를 발생시키고 프로그래밍 어레이 트랜지스터의 어레이 임계전압과 기준셀 트랜지스터의 기준임계전압을 비교하고 상기 감지비 저항회로수단에 연결된 제1입력및 상기 기준 저항회로수단과 결합한 제2입력을 갖는 비교기수단(38)으로 구성된 것을 특징으로 하는 반도체 메모리회로장치.
  14. 제13항에 있어서, 상기 제2저항값에 대한 상기 제1저항값의 비가 플로어 테스트 모드에서 1보다 큰 수로부터 1보다 작은수로 변경되는 감지비로 정의되는 것을 특징으로 하는 반도체 메모리회로장치.
  15. 제14항에 있어서, 상기 기준 저항회로수단(35)이 1보다 작은 감지비를 얻기 위하여 상기 제1저항값에 대한 상기 제2저항값을 증가시키기 위하여 검사 논리수단(40)에 의해 발생되는 제어신호에 응답하는 것을 특징으로 하는 반도체 메모리회로장치.
  16. 제15항에 있어서, 상기 비교기수단(38)이 감지증폭기수단을 포함하는 것을 특징으로 하는 반도체 메모리회로장치.
  17. 제16항에 있어서, 상기 감지 증폭기수단이 상기 비교기수단의 제1입력을 정의하는 반전입력, 상기 비교기수단의 제2입력을 정의하는 비반전입력, 및 논리신호를 제공하기 위한 출력을 갖는 것을 특징으로 하는 반도체 메모리회로장치.
  18. 제1항에 있어서, 상기 프로그래밍 어레이 트랜지스터(QP)가 어레이 트랜지스터 게이트 볼트를 수신하기 위한 상기 단어선이 행중 하나에 연결된 게이트와, 상기 비트선의 열중 하나에 연결된 드레인과, 접지전위에 연결된 소오스를 갖는 것을 특징으로 하는 반도체 메모리회로장치.
  19. 제18항에 있어서, 상기 기준셀 트랜지스터(QR)가 상기 어레이 트랜지스터 게이트전압에 대한 예정된 관계를 갖는 기준셀 게이트 전압에 연결된 게이트와, 상기 비트선의 열중 하나에 연결된 드레인과, 접지전위에 연결된 소오스를 갖는 것을 특징으로 하는 반도체 메모리회로장치.
  20. 제17항에 있어서, 감지증폭기수단이 논리신호를 제공하기 위하여 출력에 결합된 출력단자(48)를 더 포함하는 것을 특징으로 하는 반도체 메모리회로장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920007948A 1991-06-03 1992-05-11 음의전압을 인가하지않고 0보다작은vt를 측정하는방법 KR100215489B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/709,525 US5142496A (en) 1991-06-03 1991-06-03 Method for measuring VT 's less than zero without applying negative voltages
US709,525 1991-06-03

Publications (2)

Publication Number Publication Date
KR930001238A true KR930001238A (ko) 1993-01-16
KR100215489B1 KR100215489B1 (ko) 1999-08-16

Family

ID=24850215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007948A KR100215489B1 (ko) 1991-06-03 1992-05-11 음의전압을 인가하지않고 0보다작은vt를 측정하는방법

Country Status (6)

Country Link
US (1) US5142496A (ko)
EP (1) EP0517354B1 (ko)
JP (1) JP3222929B2 (ko)
KR (1) KR100215489B1 (ko)
AT (1) ATE157477T1 (ko)
DE (1) DE69221773T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720358B1 (ko) * 2005-09-08 2007-05-22 삼성전자주식회사 통신채널을 이용한 대기모드 해제장치 및 그 방법

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0810728B2 (ja) * 1990-02-01 1996-01-31 株式会社東芝 半導体記憶装置
KR100264425B1 (ko) * 1991-10-16 2000-08-16 사토 게니치로 피롬 아이씨
US6781895B1 (en) * 1991-12-19 2004-08-24 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
US5361227A (en) 1991-12-19 1994-11-01 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device and memory system using the same
EP0903753B1 (en) * 1991-12-27 2002-03-20 Fujitsu Limited Nonvolatile semiconductor memory
US5274583A (en) * 1992-01-02 1993-12-28 National Semiconductor Corporation Charge-integrating preamplifier for ferroelectric memory
US6222762B1 (en) * 1992-01-14 2001-04-24 Sandisk Corporation Multi-state memory
JP3318929B2 (ja) * 1992-03-25 2002-08-26 セイコーエプソン株式会社 不揮発性半導体装置
JPH05282898A (ja) * 1992-03-30 1993-10-29 Hitachi Ltd 半導体記憶装置
US5420822A (en) * 1992-03-31 1995-05-30 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device
FR2690751B1 (fr) * 1992-04-30 1994-06-17 Sgs Thomson Microelectronics Procede et circuit de detection de fuites de courant dans une ligne de bit.
JP3348466B2 (ja) * 1992-06-09 2002-11-20 セイコーエプソン株式会社 不揮発性半導体装置
US5323351A (en) * 1992-06-10 1994-06-21 Nexcom Technology, Inc. Method and apparatus for programming electrical erasable programmable read-only memory arrays
JPH06139786A (ja) * 1992-10-27 1994-05-20 Fujitsu Ltd 電気的消去及び書込み可能ｒｏｍ
US5335198A (en) * 1993-05-06 1994-08-02 Advanced Micro Devices, Inc. Flash EEPROM array with high endurance
WO1994028549A2 (en) * 1993-05-28 1994-12-08 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
US5463586A (en) * 1993-05-28 1995-10-31 Macronix International Co., Ltd. Erase and program verification circuit for non-volatile memory
US5414664A (en) * 1993-05-28 1995-05-09 Macronix International Co., Ltd. Flash EPROM with block erase flags for over-erase protection
US5594697A (en) * 1994-06-28 1997-01-14 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US5487045A (en) * 1994-09-16 1996-01-23 Philips Electroics North America Corporation Sense amplifier having variable sensing load for non-volatile memory
JPH08213572A (ja) * 1994-11-30 1996-08-20 Nkk Corp 不揮発性半導体装置およびその製造方法
US6005805A (en) * 1994-12-27 1999-12-21 Nkk Corporation Nonvolatile semiconductor device with a verify function
US5694366A (en) * 1996-05-01 1997-12-02 Micron Quantum Devices, Inc. OP amp circuit with variable resistance and memory system including same
US5764568A (en) * 1996-10-24 1998-06-09 Micron Quantum Devices, Inc. Method for performing analog over-program and under-program detection for a multistate memory cell
US5768287A (en) 1996-10-24 1998-06-16 Micron Quantum Devices, Inc. Apparatus and method for programming multistate memory device
US5771346A (en) 1996-10-24 1998-06-23 Micron Quantum Devices, Inc. Apparatus and method for detecting over-programming condition in multistate memory device
US5818764A (en) * 1997-02-06 1998-10-06 Macronix International Co., Ltd. Block-level wordline enablement to reduce negative wordline stress
US6768165B1 (en) 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6021083A (en) * 1997-12-05 2000-02-01 Macronix International Co., Ltd. Block decoded wordline driver with positive and negative voltage modes
TW454202B (en) * 1998-07-07 2001-09-11 Dsp Group Inc A two bit per cell ROM using a two phase current sense amplifier
JP3366264B2 (ja) * 1998-09-28 2003-01-14 エヌイーシーマイクロシステム株式会社 不揮発性メモリ、メモリ検査方法
US6567302B2 (en) 1998-12-29 2003-05-20 Micron Technology, Inc. Method and apparatus for programming multi-state cells in a memory device
US6550028B1 (en) * 1999-10-19 2003-04-15 Advanced Micro Devices, Inc. Array VT mode implementation for a simultaneous operation flash memory device
US6226200B1 (en) 1999-11-17 2001-05-01 Motorola Inc. In-circuit memory array bit cell threshold voltage distribution measurement
US6459634B1 (en) * 2000-01-31 2002-10-01 Micron Technology, Inc. Circuits and methods for testing memory cells along a periphery of a memory array
US6266281B1 (en) 2000-02-16 2001-07-24 Advanced Micro Devices, Inc. Method of erasing non-volatile memory cells
US6538922B1 (en) * 2000-09-27 2003-03-25 Sandisk Corporation Writable tracking cells
US6584017B2 (en) * 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
TW559814B (en) * 2001-05-31 2003-11-01 Semiconductor Energy Lab Nonvolatile memory and method of driving the same
US6791396B2 (en) * 2001-10-24 2004-09-14 Saifun Semiconductors Ltd. Stack element circuit
US6700818B2 (en) 2002-01-31 2004-03-02 Saifun Semiconductors Ltd. Method for operating a memory device
US7123537B2 (en) * 2002-03-15 2006-10-17 Macronix International Co., Ltd. Decoder arrangement of a memory cell array
US6917544B2 (en) 2002-07-10 2005-07-12 Saifun Semiconductors Ltd. Multiple use memory chip
US7136304B2 (en) 2002-10-29 2006-11-14 Saifun Semiconductor Ltd Method, system and circuit for programming a non-volatile memory array
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6963505B2 (en) 2002-10-29 2005-11-08 Aifun Semiconductors Ltd. Method circuit and system for determining a reference voltage
US6967896B2 (en) * 2003-01-30 2005-11-22 Saifun Semiconductors Ltd Address scramble
US7178004B2 (en) 2003-01-31 2007-02-13 Yan Polansky Memory array programming circuit and a method for using the circuit
US6885244B2 (en) 2003-03-24 2005-04-26 Saifun Semiconductors Ltd. Operational amplifier with fast rise time
US7142464B2 (en) 2003-04-29 2006-11-28 Saifun Semiconductors Ltd. Apparatus and methods for multi-level sensing in a memory array
US7237074B2 (en) * 2003-06-13 2007-06-26 Sandisk Corporation Tracking cells for a memory system
US6906966B2 (en) 2003-06-16 2005-06-14 Saifun Semiconductors Ltd. Fast discharge for program and verification
US7123532B2 (en) 2003-09-16 2006-10-17 Saifun Semiconductors Ltd. Operating array cells with matched reference cells
US7301807B2 (en) 2003-10-23 2007-11-27 Sandisk Corporation Writable tracking cells
KR100542701B1 (ko) * 2003-11-18 2006-01-11 주식회사 하이닉스반도체 낸드 플래시 메모리 소자의 문턱전압 측정 방법
US7050319B2 (en) * 2003-12-03 2006-05-23 Micron Technology, Inc. Memory architecture and method of manufacture and operation thereof
US8339102B2 (en) * 2004-02-10 2012-12-25 Spansion Israel Ltd System and method for regulating loading on an integrated circuit power supply
US7176728B2 (en) * 2004-02-10 2007-02-13 Saifun Semiconductors Ltd High voltage low power driver
US7652930B2 (en) 2004-04-01 2010-01-26 Saifun Semiconductors Ltd. Method, circuit and system for erasing one or more non-volatile memory cells
US7755938B2 (en) * 2004-04-19 2010-07-13 Saifun Semiconductors Ltd. Method for reading a memory array with neighbor effect cancellation
US7256438B2 (en) * 2004-06-08 2007-08-14 Saifun Semiconductors Ltd MOS capacitor with reduced parasitic capacitance
US7187595B2 (en) 2004-06-08 2007-03-06 Saifun Semiconductors Ltd. Replenishment for internal voltage
US7190212B2 (en) * 2004-06-08 2007-03-13 Saifun Semiconductors Ltd Power-up and BGREF circuitry
US7317633B2 (en) 2004-07-06 2008-01-08 Saifun Semiconductors Ltd Protection of NROM devices from charge damage
US7095655B2 (en) 2004-08-12 2006-08-22 Saifun Semiconductors Ltd. Dynamic matching of signal path and reference path for sensing
US7638850B2 (en) 2004-10-14 2009-12-29 Saifun Semiconductors Ltd. Non-volatile memory structure and method of fabrication
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
US7257025B2 (en) 2004-12-09 2007-08-14 Saifun Semiconductors Ltd Method for reading non-volatile memory cells
ITMI20042538A1 (it) * 2004-12-29 2005-03-29 Atmel Corp Metodo e sistema per la riduzione del soft-writing in una memoria flash a livelli multipli
EP1686592A3 (en) 2005-01-19 2007-04-25 Saifun Semiconductors Ltd. Partial erase verify
US8053812B2 (en) 2005-03-17 2011-11-08 Spansion Israel Ltd Contact in planar NROM technology
US8400841B2 (en) 2005-06-15 2013-03-19 Spansion Israel Ltd. Device to program adjacent storage cells of different NROM cells
US7184313B2 (en) 2005-06-17 2007-02-27 Saifun Semiconductors Ltd. Method circuit and system for compensating for temperature induced margin loss in non-volatile memory cells
US7786512B2 (en) 2005-07-18 2010-08-31 Saifun Semiconductors Ltd. Dense non-volatile memory array and method of fabrication
US7668017B2 (en) 2005-08-17 2010-02-23 Saifun Semiconductors Ltd. Method of erasing non-volatile memory cells
US7221138B2 (en) 2005-09-27 2007-05-22 Saifun Semiconductors Ltd Method and apparatus for measuring charge pump output current
US7352627B2 (en) 2006-01-03 2008-04-01 Saifon Semiconductors Ltd. Method, system, and circuit for operating a non-volatile memory array
US7808818B2 (en) 2006-01-12 2010-10-05 Saifun Semiconductors Ltd. Secondary injection for NROM
US7760554B2 (en) 2006-02-21 2010-07-20 Saifun Semiconductors Ltd. NROM non-volatile memory and mode of operation
US7692961B2 (en) 2006-02-21 2010-04-06 Saifun Semiconductors Ltd. Method, circuit and device for disturb-control of programming nonvolatile memory cells by hot-hole injection (HHI) and by channel hot-electron (CHE) injection
US8253452B2 (en) 2006-02-21 2012-08-28 Spansion Israel Ltd Circuit and method for powering up an integrated circuit and an integrated circuit utilizing same
US7638835B2 (en) 2006-02-28 2009-12-29 Saifun Semiconductors Ltd. Double density NROM with nitride strips (DDNS)
US7701779B2 (en) 2006-04-27 2010-04-20 Sajfun Semiconductors Ltd. Method for programming a reference cell
US7605579B2 (en) 2006-09-18 2009-10-20 Saifun Semiconductors Ltd. Measuring and controlling current consumption and output current of charge pumps
US7661051B2 (en) * 2007-04-04 2010-02-09 Lsi Corporation System to reduce programmable range specifications for a given target accuracy in calibrated electronic circuits
US7957188B2 (en) * 2009-11-05 2011-06-07 Fs Semiconductor Corp., Ltd. Structures and methods of trimming threshold voltage of a flash EEPROM memory
US9524777B1 (en) * 2015-06-15 2016-12-20 Adesto Technologies Corporation Dual program state cycling algorithms for resistive switching memory device
KR102022547B1 (ko) * 2015-07-02 2019-09-18 에스케이하이닉스 주식회사 문턱 전압 측정 장치
CN106647697A (zh) * 2016-12-07 2017-05-10 广东电网有限责任公司电力调度控制中心 一种用于开关量输入信号的校验方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58139399A (ja) * 1982-02-15 1983-08-18 Hitachi Ltd 半導体記憶装置
FR2528613B1 (fr) * 1982-06-09 1991-09-20 Hitachi Ltd Memoire a semi-conducteurs
US4541077A (en) * 1982-11-12 1985-09-10 National Semiconductor Corporation Self compensating ROM circuit
US4636664A (en) * 1983-01-10 1987-01-13 Ncr Corporation Current sinking responsive MOS sense amplifier
EP0122564B1 (en) * 1983-04-07 1990-07-18 Kabushiki Kaisha Toshiba Read only memory
JPH0666115B2 (ja) * 1983-09-26 1994-08-24 株式会社東芝 半導体記憶装置
US4612630A (en) * 1984-07-27 1986-09-16 Harris Corporation EEPROM margin testing design
IT1221018B (it) * 1985-03-28 1990-06-21 Giulio Casagrande Dispositivo per verificare celle di memoria in funzione del salto di soglia ottenibile in fase di scrittura
EP0198935A1 (de) * 1985-04-23 1986-10-29 Deutsche ITT Industries GmbH Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz
US4912674A (en) * 1986-01-16 1990-03-27 Hitachi, Ltd. Read-only memory
US4943948A (en) * 1986-06-05 1990-07-24 Motorola, Inc. Program check for a non-volatile memory
JPH0715799B2 (ja) * 1987-06-30 1995-02-22 日本電気株式会社 半導体記憶装置
US4860261A (en) * 1988-02-17 1989-08-22 Intel Corporation Leakage verification for flash EPROM
US4841482A (en) * 1988-02-17 1989-06-20 Intel Corporation Leakage verification for flash EPROM
JPH01220295A (ja) * 1988-02-29 1989-09-01 Nec Corp 半導体記憶装置
DE69024680T2 (de) * 1989-03-17 1996-08-01 Matsushita Electronics Corp Halbleiter-Speichereinrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720358B1 (ko) * 2005-09-08 2007-05-22 삼성전자주식회사 통신채널을 이용한 대기모드 해제장치 및 그 방법

Also Published As

Publication number Publication date
EP0517354B1 (en) 1997-08-27
DE69221773D1 (de) 1997-10-02
EP0517354A2 (en) 1992-12-09
KR100215489B1 (ko) 1999-08-16
EP0517354A3 (en) 1993-11-24
US5142496A (en) 1992-08-25
DE69221773T2 (de) 1998-04-02
JPH05166400A (ja) 1993-07-02
JP3222929B2 (ja) 2001-10-29
ATE157477T1 (de) 1997-09-15

Similar Documents

Publication Publication Date Title
KR930001238A (ko) 음의 전압을 인가하지 않고 0보다 작은 vt를 측정하는 방법
US6324094B1 (en) Apparatus for reading state of multistate non-volatile memory cells
US4779272A (en) Testable variable-threshold non-volatile semiconductor memory
US5790453A (en) Apparatus and method for reading state of multistate non-volatile memory cells
KR101926603B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
US6556935B2 (en) Small shape recognizing capacitive sensor device
US6859383B2 (en) Sensing method and apparatus for resistance memory device
US7054213B2 (en) Method and circuit for determining sense amplifier sensitivity
US7939892B2 (en) Test circuit and method for multilevel cell flash memory
US5966330A (en) Method and apparatus for measuring the threshold voltage of flash EEPROM memory cells being applied a variable control gate bias
US20090027977A1 (en) Low read current architecture for memory
KR20190031313A (ko) 통합 메모리 디바이스 및 이를 동작시키는 방법
KR920010639A (ko) 강유전성 메모리용 감지증폭기 및 그 감지방법
JP2004039231A (ja) 可調整電流モード差動増幅器
KR100190080B1 (ko) 반도체 메모리 장치의 메모리 셀 테스트용 고전압 감지 회로
US6754094B2 (en) Circuit and method for testing a ferroelectric memory device
CN115588455A (zh) 检测nvm阵列中的字线漏电和工艺缺陷的电路和方法
US6584007B2 (en) Circuit and method for testing a ferroelectric memory device
JP2558904B2 (ja) 半導体集積回路
KR19990047223A (ko) 셀 테스트 패턴을 사용하여 강유전체 기억소자의 특성을 평가하는 방법
KR100458356B1 (ko) 각각 하나의 강유전성 메모리 트랜지스터를 갖는 메모리셀을 포함하는 집적 메모리
US7102911B2 (en) Method for improving the read signal in a memory having passive memory elements
US6535441B2 (en) Static semiconductor memory device capable of accurately detecting failure in standby mode
US11378603B2 (en) Voltage or current detector for a memory component
KR950004871B1 (ko) 중복회로가 있는 반도체기억장치 및 그중복회로의 사용여부를 확보하는 검사방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020417

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee