KR930001218A - 2중 포트 기억장치 - Google Patents

2중 포트 기억장치 Download PDF

Info

Publication number
KR930001218A
KR930001218A KR1019920010802A KR920010802A KR930001218A KR 930001218 A KR930001218 A KR 930001218A KR 1019920010802 A KR1019920010802 A KR 1019920010802A KR 920010802 A KR920010802 A KR 920010802A KR 930001218 A KR930001218 A KR 930001218A
Authority
KR
South Korea
Prior art keywords
electrical
data input
power supply
output port
wiring
Prior art date
Application number
KR1019920010802A
Other languages
English (en)
Other versions
KR950012026B1 (ko
Inventor
다까유끼 미야모또
Original Assignee
시기 모리야
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 시기 모리야
Publication of KR930001218A publication Critical patent/KR930001218A/ko
Application granted granted Critical
Publication of KR950012026B1 publication Critical patent/KR950012026B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

2중 포트 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 하나의 실시예를 표시한 패트 및 전원배선 배치도.

Claims (2)

  1. 반도체 기판과, 전기 반도체 기판의 주표면에 형성되는 메모리와, 전기반도체 기판의 내주와 전기 메모리의 외주와의 사이에 형성되는 램덤 데이타 입출력포트, 시리얼 데이타 입출력 포트, 전원단자, 및 전원배선과를 포함한 2중 포트 메모리 장치이며, 전기 전원배선은, 전기전원단자에 접속되어, 전기 램덤 데이타 입출력 포트 및 시리얼 데이타 입출력 포트에 전원 전압을 공급하고, 전기 전원 배선은, 전기 전원 단자에 접속되어, 전기 랜덤 데이타 입출력 포트 및 시리얼 데이타 입출력포트에 전원전압을 공급하고, 전기램덤 데이타 입출력 포트는, 전기 전원 단자에 대해서 한쪽의 방향에 배치되어, 전기 시리얼 데이타 입출력 포트는 전기 전원 단자에 대해서 다른쪽의 방향에 배치되는 것을 특징으로 한 2중 포트 메모리 장치.
  2. 제1항에 있어서, 전기 전원 배선은 전기 전원 단자에 대해서 한쪽의 방향으로 형성된 제1의 배선과, 전기 전원 단자에 대한 다른쪽 방향으로 형성된 배선을 포함하고, 전기 램덤 데이타 입출력 포트는 전기 제1의 배선에 따라 형성되며 또한 제1의 배선에서 전원전압을 공급하며, 전기 시리얼 데이타 입출력 포트는 전기 제2의 배선에 따라 형성되며 또한 제2의 배선에서 전원 전압을 받고 있는 2중 포트 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920010802A 1991-06-25 1992-06-22 2중 포트 기억장치 KR950012026B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3152876A JPH05182454A (ja) 1991-06-25 1991-06-25 デュアルポートメモリ装置
JP91-152876 1991-06-25

Publications (2)

Publication Number Publication Date
KR930001218A true KR930001218A (ko) 1993-01-16
KR950012026B1 KR950012026B1 (ko) 1995-10-13

Family

ID=15550053

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920010802A KR950012026B1 (ko) 1991-06-25 1992-06-22 2중 포트 기억장치

Country Status (4)

Country Link
US (1) US5299169A (ko)
JP (1) JPH05182454A (ko)
KR (1) KR950012026B1 (ko)
DE (1) DE4207920C2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6209071B1 (en) * 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
US6263448B1 (en) 1997-10-10 2001-07-17 Rambus Inc. Power control system for synchronous memory device
JP2005101522A (ja) * 2003-08-21 2005-04-14 Matsushita Electric Ind Co Ltd 半導体集積回路装置
US7665003B2 (en) * 2006-12-15 2010-02-16 Qualcomm Incorporated Method and device for testing memory
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4498155A (en) * 1979-11-23 1985-02-05 Texas Instruments Incorporated Semiconductor integrated circuit memory device with both serial and random access arrays
US4723226A (en) * 1982-09-29 1988-02-02 Texas Instruments Incorporated Video display system using serial/parallel access memories
JPS6072020A (ja) * 1983-09-29 1985-04-24 Nec Corp デュアルポ−トメモリ回路
JPS61160898A (ja) * 1985-01-05 1986-07-21 Fujitsu Ltd 半導体記憶装置
JPS62249467A (ja) * 1986-04-23 1987-10-30 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
KR960001106B1 (ko) * 1986-12-17 1996-01-18 가부시기가이샤 히다찌세이사꾸쇼 반도체 메모리
JPH01287947A (ja) * 1988-05-13 1989-11-20 Fujitsu Ltd ゲートアレイｉｃ装置
US5089993B1 (en) * 1989-09-29 1998-12-01 Texas Instruments Inc Memory module arranged for data and parity bits

Also Published As

Publication number Publication date
JPH05182454A (ja) 1993-07-23
DE4207920C2 (de) 1996-01-25
KR950012026B1 (ko) 1995-10-13
US5299169A (en) 1994-03-29
DE4207920A1 (de) 1993-01-07

Similar Documents

Publication Publication Date Title
KR920010900A (ko) 반도체지연회로
KR920007199A (ko) 반도체기억장치
KR920015527A (ko) 반도체장치
KR900015142A (ko) 반도체 집적회로장치
KR870011696A (ko) 전원전압강하회로
KR950002019A (ko) 기생 캐패시터의 영향을 감소시킬 수 있는 반도체 회로 소자
KR870001505A (ko) 점화 리세트회로
KR910020729A (ko) 반도체 기억회로
KR960035626A (ko) 파워 온 리셋 회로
KR930001218A (ko) 2중 포트 기억장치
KR930003381A (ko) 전압 리미터 회로를 갖는 반도체 집적 회로
KR880014379A (ko) 전압 검지 회로
KR860004380A (ko) 반도체 메모리 장치
KR920010906A (ko) 반도체 기억장치
KR910020896A (ko) 반도체집적회로
KR910019248A (ko) 반도체 가변용량소자
KR900003886A (ko) 반도체 메모리 장치
KR870011617A (ko) 반도체 집적회로 장치
KR950010049A (ko) 전원노이즈감소를 위한 전원라인구조를 가지는 반도체칩
KR970013737A (ko) 반도체 메모리장치의 데이타 출력 드라이버
KR930001392A (ko) 반도체 메모리 장치의 전원 접지선 배선방법
KR960043146A (ko) 본딩패드옵션을 구비한 집적회로장치와 본딩패드옵션의 실행방법
KR900019214A (ko) 반도체장치
KR970060479A (ko) 반도체장치
KR900701044A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee