KR920013743A - 열산화막 공정을 이용한 게이트 형성방법 - Google Patents

열산화막 공정을 이용한 게이트 형성방법 Download PDF

Info

Publication number
KR920013743A
KR920013743A KR1019900020944A KR900020944A KR920013743A KR 920013743 A KR920013743 A KR 920013743A KR 1019900020944 A KR1019900020944 A KR 1019900020944A KR 900020944 A KR900020944 A KR 900020944A KR 920013743 A KR920013743 A KR 920013743A
Authority
KR
South Korea
Prior art keywords
oxide film
forming
gate
forming method
thermal oxidation
Prior art date
Application number
KR1019900020944A
Other languages
English (en)
Other versions
KR0161839B1 (ko
Inventor
서현환
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900020944A priority Critical patent/KR0161839B1/ko
Publication of KR920013743A publication Critical patent/KR920013743A/ko
Application granted granted Critical
Publication of KR0161839B1 publication Critical patent/KR0161839B1/ko

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

내용 없음

Description

열산화막 공정을 이용한 게이트 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 공정단면도

Claims (2)

  1. 기판위에 산화막, 제1질화막을 차례로 형성하고 제1질화막을 마스킹 공정으로 선택적 식각하는 공정과, 열적산화막 공정을 이용하여 제1필드산화막을 성장시키고 제1질화막과 제1필드 산화막을 제거하는 공정과, 산화막과 제2질화막을 형성하고 제2필드산화막을 성장 시킨후 제2질화막을 제거하는 공정과, 산화막과 게이트 폴리 및 캡 산화막을 차례로 형성하고 마스킹 공정으로 식각하여 게이트를 형성하는 공정을 차례로 실시하여서 이루어짐을 특징으로 하는 열 산화막 공정을 이용한 게이트 형성방법.
  2. 제1항에 있어서, 액트브 영역내 소오스가 될 부위의 높이를 낮춤을 특징으로 하는 산화막 공정을 이용한 게이트 형성 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900020944A 1990-12-18 1990-12-18 열산화막 공정을 이용한 게이트 형성방법 KR0161839B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900020944A KR0161839B1 (ko) 1990-12-18 1990-12-18 열산화막 공정을 이용한 게이트 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900020944A KR0161839B1 (ko) 1990-12-18 1990-12-18 열산화막 공정을 이용한 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR920013743A true KR920013743A (ko) 1992-07-29
KR0161839B1 KR0161839B1 (ko) 1998-12-01

Family

ID=19307788

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900020944A KR0161839B1 (ko) 1990-12-18 1990-12-18 열산화막 공정을 이용한 게이트 형성방법

Country Status (1)

Country Link
KR (1) KR0161839B1 (ko)

Also Published As

Publication number Publication date
KR0161839B1 (ko) 1998-12-01

Similar Documents

Publication Publication Date Title
KR920013743A (ko) 열산화막 공정을 이용한 게이트 형성방법
KR910013568A (ko) 화합물 반도체 장치 및 그 제조방법
KR920013601A (ko) 모스 트랜지스터 제조방법
KR920013775A (ko) 트랜치 사용 트랜지스터 제조방법
KR940016887A (ko) 반도체 소자의 미세 게이트전극 형성방법
KR920017213A (ko) 반도체 장치의 소자격리 방법
KR920022385A (ko) 부가 산화막을 갖는 반도체 장치 및 그 제조 방법
KR920013600A (ko) 반도체 장치의 플래이너 격리영역 형성방법
KR930003320A (ko) 반도체 소자의 격리영역 형성방법
KR920015633A (ko) 반도체장치의 제조방법
KR910020934A (ko) Tita 모스 fet제조방법 및 구조
KR910017666A (ko) 트랜지스터 제조방법
KR900001030A (ko) 고전압용 반도체 소자 및 그 제조방법
KR920015433A (ko) 모스 트렌지스터 공정방법
KR920013767A (ko) 핫 캐리어 방지 트랜지스터의 제조방법
KR910017672A (ko) 모스패트 제조방법
KR920017215A (ko) 실리콘 성장을 이용한 soi의 제조방법
KR920015483A (ko) 절연막의 제조방법
KR910001896A (ko) 메탈 콘택트 에칭 후의 psg 리플로우 공정 방법
KR900017143A (ko) 바이-씨모스 반도체소자 제조방법
KR940002948A (ko) 반도체 장치의 워드라인 형성 방법
KR910001941A (ko) 모오스 fet 제조방법
KR910017664A (ko) 바이폴라 트랜지스터 제조방법
KR920017181A (ko) 산소이온 주입을 이용한 locos 공정방법
KR890005851A (ko) 반도체 장치의 소자분리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090720

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee