KR920010950A - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR920010950A KR920010950A KR1019910019406A KR910019406A KR920010950A KR 920010950 A KR920010950 A KR 920010950A KR 1019910019406 A KR1019910019406 A KR 1019910019406A KR 910019406 A KR910019406 A KR 910019406A KR 920010950 A KR920010950 A KR 920010950A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- semiconductor
- semiconductor layer
- impurity concentration
- conductive type
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000012535 impurity Substances 0.000 claims 14
- 239000000463 material Substances 0.000 claims 4
- 210000000746 body region Anatomy 0.000 claims 1
- 229910001385 heavy metal Inorganic materials 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명에 의한 반도체 장치의 제조방법의 1실시예를 적용하여 제조된 반도체 장치를 표시하는 단면구조도, 제2도는 그의 등가회로를 표시하는 회로도, 제3도는 공핍층이 늘어나는 방법을 표시하는 도면.
Claims (3)
- 제1, 제2주면을 가지는 제1도전형의 제1반도체층을 준비하는 공정과, 상기 제1반도체층의 제1주면상에 제2도전형의 제2반도체층을 형성하는 공정과, 상기 제2반도체층상에 비교적 낮은 제1불순물 농도를 가지는 제1도전형의 제1반도체 영역을 형성하는 공정과, 상기 제1반도체 영역상에 게이트 절연막을 형성하는 공정과, 상기 게이트 절역막 상에 게이트 전극을 선택적으로 형성하는 공정과, 상기 게이트 전극의 한쪽 단부측을 마스크재로 덮고, 해마스크재와 상기 게이트 전극을 마스크로서 제1도전형의 불순물을 상기 제1반도체 영역에 도입하는 것에 의해 상기 제1반도체 영역의 표면에 선택적으로 비교적 높은 제2불순물 농도를 가지는 제1도전형의 제2반도체 영역을 형성하는 공정과, 상기 마스크재를 제거하고 상기 게이트 전극을 마스크로서 제2도전형의 불순물을 상기 제1, 제2반도체 영역에 도입하는 것에 의해 상기 제1, 제2반도체 영역의 표면에 선택적으로 제2도전형의 제3, 제4반도체 영역을 각각 형성하는 공정과, 상기 제2, 제4반도체 영역상에 걸쳐 제1주전극을 형성하는 공정과, 상기 제1반도체층의 제2주면상에 제2주전극을 형성하는 공정을 구비하여 상기 제3, 제4반도체 영역간의 표면부분은 채널로서 규정되어 상기 제1불순물 농도는 오프시에 상기 제1, 제2주전극간에 실사용 전압이 인가된 상태에 상기 제1반도체 영역이 완전히 공핍화 하는 값에 설정되고, 상기 제2불순물 농도는 상기 채널의 한계치 전압이 인한스먼트 모드의 소정치로 되는 값에 설정되는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제1반도체 영역을 형성하는 공정은, 상기 제1반도체 영역을 형성하는 공정은, 상기 제2반도체층의 표면에 중금속을 확산되게 하는 공정을 포함하는 반도체 장치의 제조방법.
- 제1, 제2주면을 가지는 제1도전형의 제1반도체층을 준비하는 공정과, 상기 제1반도체층의 제1주면상에 제2도전형의 제2반도체층을 형성하는 공정과, 상기 제2반도체층 상에 게이트 절역막을 형성하는 공정과, 상기 게이트절역막 상에 게이트 전극을 선택적으로 형성하는 공정과, 상기 게이트 전극 너머에 상기 제2반도체층에 제1도전형의 불순물을 도입하는 것에 의해 상기 제2반도체층의 표면 전면에 비교적 낮은 제1불순물 농도를 가지는 제1도전형의 제1반도체 영역을 형성하는 공정과, 상기 게이트 전극의 한쪽 단부측을 마스크재로 덮고 해마스크재와 상기 게이트 전극을 마스크로서 제1도전형의 불순물을 상기 제1반도체 영역에 도입하는 것에 의해 상기 제1반도체 영역의 표면에 선택적으로 비교적 높은 제2불순물 농도를 가지는 제1도전형의 제2반도체 영역을 형성하는 공정과, 상기 마스크재를 제거하고, 상기 게이트 전극을 마스크로서 제2도전형의 불순물을 상기 제1, 제2반도체 영역에 도입하는 것에 의해 상기 제1, 제2반도체 영역의 표면에 선택적으로 제2도전형의 제3, 제4반도체 영역을 각각 형성하는 공정과, 상기 제2, 제4반도체 영역상에 걸쳐 제1주전극을 형성하는 공정과, 상기 제1반도체층의 제2주면상에 제2주전극을 형성하는 공정을 구비하고, 상기 제3, 제4반도체 영역간의 표면부분은 채널로서 규정되고, 상기 제1불순물 농도는 오프시에 상기 제1, 제2 주전극간에 실사용 전압이 인가된 상태로 상기 제1반도체 영역이 완전히 공핍화 하는 값에 설정되고 상기 제2불순물 농도는 상기 채널의 한계치 전압이 인한스먼트 모드의 소정치로 되는 값에 설정되는 반도체 장치의 제조방법.※ 참고사항：최초출원 내용에 의하여 공개되는 것임.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2298668A JPH04171768A (ja) | 1990-11-02 | 1990-11-02 | 半導体装置の製造方法 |
| JP1990-298668 | 1990-11-02 | ||
| JP90-298668 | 1990-11-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920010950A true KR920010950A (ko) | 1992-06-27 |
| KR940011477B1 KR940011477B1 (ko) | 1994-12-19 |
Family
ID=17862725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910019406A KR940011477B1 (ko) | 1990-11-02 | 1991-11-01 | 반도체장치의 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH04171768A (ko) |
| KR (1) | KR940011477B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5061407B2 (ja) * | 2001-01-31 | 2012-10-31 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| US6831329B2 (en) * | 2001-10-26 | 2004-12-14 | Fairchild Semiconductor Corporation | Quick punch through IGBT having gate-controllable DI/DT and reduced EMI during inductive turn off |
-
1990
- 1990-11-02 JP JP2298668A patent/JPH04171768A/ja active Pending
-
1991
- 1991-11-01 KR KR1019910019406A patent/KR940011477B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR940011477B1 (ko) | 1994-12-19 |
| JPH04171768A (ja) | 1992-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940001427A (ko) | 박막 반도체 장치와 그 제작방법 | |
| KR930005257A (ko) | 박막 전계효과 소자 및 그의 제조방법 | |
| KR890013796A (ko) | 반도체장치 및 그 제조방법 | |
| KR940020576A (ko) | 반도체트랜지스터구조(Metal oxide semiconductor transistors having a polysilicon gate electrode with nonuniform doping in source-drain direction) | |
| KR900019261A (ko) | 반도체장치 | |
| KR950021714A (ko) | 박막트랜지스터를 갖는 반도체장치와 그의 제조방법 | |
| KR920010950A (ko) | 반도체 장치의 제조방법 | |
| US5403755A (en) | Method for fabricating a thin film transistor | |
| JPS5626468A (en) | Structure of membrane transistor | |
| KR920022563A (ko) | 반도체 장치 및 그 제조방법 | |
| KR910019251A (ko) | 반도체장치 및 그 제조방법에 병행하여 해당장치를 사용한 프래쉬 제어장치 | |
| JPS57176781A (en) | Superconductive device | |
| KR930001502A (ko) | 박막 트랜지스터와 이것을 제조하기위한 방법 | |
| JPS56111261A (en) | Thin film field effect semiconductor device | |
| JPS63205963A (ja) | 薄膜トランジスタ | |
| JPS5526624A (en) | Semiconductor device | |
| KR910019211A (ko) | 반도체 디바이스 | |
| JPS6417475A (en) | Manufacture of mos semiconductor device | |
| US3659161A (en) | Blocking field effect transistor | |
| KR920702028A (ko) | 반도체 장치 | |
| JPS57100764A (en) | Semiconductor device | |
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| KR930011289A (ko) | 박막트랜지스터 | |
| KR940022894A (ko) | 단채널 박막트랜지스터 | |
| KR950010096A (ko) | 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20031205 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |