KR920009642B1

KR920009642B1 - 데이타 압축 회로

Info

Publication number: KR920009642B1
Application number: KR1019900013298A
Authority: KR
Inventors: 목철용
Original assignee: 삼성전자 주식회사; 강진구
Priority date: 1990-08-24
Filing date: 1990-08-24
Publication date: 1992-10-22
Also published as: DE4127592A1; JPH0795694B2; KR920005105A; JPH05344003A; US5197101A; DE4127592C2

Abstract

내용 없음.

Description

데이타 압축 회로

제1도는 이 발명의 일실시 회로도.

제2도는 이 발명 일실시 회로의 각부 파형도.

제3도는 16비트 데이터를 12비트 데이터로 압축시키는 압축 테이블.

제4도는 제3도의 또 다른 표현도.

* 도면의 주요부분에 대한 부호의 설명

1 : 아날로그 디지털 변환기 2 : SiPo 쉬프트 레지스터

3,8,12,17,20 : D-플립플롭 4 : 절대치 변환부

5 : 크기 비교부 6 : PiPo 쉬프트 레지스터

7 : 익스크루시브 오아게이트 9 : 앤드게이트

10 : 오아게이트 11,14 : 낸드 게이트

13 : 노아게이트 15 : 3비트 카운터

16,18 : 멀티 플랙서 19 : PiSo 쉬프트 레지스터

21,22 : 인버터 23 : 시스템 콘트롤 및 타이밍 생성부

24 : 쉬프트 클럭 생성부 25 : 상위 3비트 클럭 발생부

이 발명은 데이터 압축(COMPRESSION)에 관한 것으로 특히 디지탈 오디오 테이프 레코더(이하 DAT라 함)의 모우드 중에서 4채널 모우드 및 LP(LONG PLAY) 모우드에 대응되는 데이터 압축회로를 제공하는 것이다. 일반적으로 DAT의 기록/재생 모우드는 6가지가 준비되어 있으며 이중에서 표본화 주파수(SAMPLING FREQUENCY: 이하 FS라 함)가 32KHZ인 LP모우드 및 4채널 모우드가 있으며 이중 LP모우드는 옵션(OPTION)으로 표본화 주파수(FS)를 32HKZ 양자화 비트수를 12비트로 압축시킴으로써 표본화 주파수(FS) 48KHZ, 양자화 비트수가 16비트인 표준 모우드의 2시간 기록을 LP모우드로써 최대 4시간기록으로 확대시킬 수 있다.

즉, 표본화 주파수(FS) 48KHZ, 양자화 비트 16비트의 표준 모우드와 표본화 주파수(FS) 32KHZ, 양자화 비트 12비트의 LP모우드에 대한 정보량을 비교하여 보면 표준 모우드의 1채널당 정보량은 48KHZ×16비트=768kbit/sec가 되고 LP모우드의 1채널당 정보량은 2×32KHZ×12비트=768kbit/sec가 되므로 LP모우드는 표준 모우드에 비하여 2배의 장시간 기록이 가능하게 된다.

따라서 이 발명은 상기와 같은 LP모우드를 달성시키기 위하여 16비트의 양자화 비트수를 12비트로 압축 변화시켜 주므로써 LP모우드시 표준 모우드에 비하여 2배의 장시간 기록이 가능하도록 한 데이터 압축회로에 관한 것으로써 이하 데이터압축에 대한 본 발명을 첨부 도면에 의거 상세히 설명하면 다음과 같다.

제1도는 16비트 데이터를 12비트 데이터로 압축시키는 데이터 압축회로로써 아날로그 입력 신호를 16비트의 직렬데이타로 변환시키는 아날로그 디지탈 변환기(1)와, 상기 아날로그 디지털 변환기(1)의 16비트 출력을 시스템 콘트롤 및 타이밍 생성부(23)의 FS 32 클럭으로 직렬 저장하고 병력 데이터로 출력시키는 SiPo 쉬프트 레지스터(2)와, 상기 SiPo 쉬프트 레지스터(2)의 병렬 출력 16개를 시스템 콘트롤 및 타이밍 생성부(23)의 LD신호로 동시에 로드시키는 PiPo 쉬프트 레지스터(6)와, 상기 SiPo 쉬프트 레지스터(2)의 출력중 MSB를 포함한 상위 쪽 8비트를 시스템 콘트롤 및 타이밍 생성부(23)의 LD신호로 래치시키는 D-플립플롭(3)과, 상기 D-플립플롭(3)의 출력 값과 MSB값을 익크루시브 오아(Exclusive-OR) 연산시켜 절대치로 변환시키는 절대치 변환부(4)와 상기 절대치 변환부(4)의 출력값을 기준 값과 크기 비교하여 그 출력을 내는 크기 비교부(5)와, 상기 D-플립플롭(3)의 MSB 해당 출력과 상기 SiPo 쉬프트 레지스터(2)의 최종 상위 출력을 익크루시브 오아 연산하여 샘플 데이터의 MSB와 다른 상태를 출력시키는 익크루시브 오아게이트(7)와, 상기 익스크루시브 오아게이트(7)의 출력과 시스템 콘트롤 및 타이밍 생성부(23)의 RET,SFT₁신호와 반전된 클럭신호(CLK₁)를 받아 PiPo 쉬프트 레지스터(6)의 클럭을 제공하는 쉬프트 클럭 생성부(24)와, 시프템 콘트롤 및 타이밍 생성부(23)의 CLR신호와 클록(CLK₁)신호로 동작되는 3비트 카운터(15)와, 상기 3비트 카운터(15)의 업, 다운 출력을 입력받아 상기 D-플립플롭(3)의 MSB 해당 출력에 의하여 선택하는 멀티플렉서(16)와, 시스템 콘트롤 및 타이밍 생성부(23)의 B3B,B₁₀,B₁₃,B₁₁신호와 익스크루시브 오아게이트(7)의 출력을 받아 상위 3비트 래치클럭을 만드는 상위 3비트 클럭 발생부(25)와, 상기 멀티플렉서(16)에서 선택된 출력을 상기 상위 3비트 클럭 발생부(25)의 클럭으로 래치하고 시스템 콘트롤 및 타이밍 생성부(23)의 RST 신호로 리세트 되는 D-플립플롭(17)과, 상기 D-플립플롭(17)의 출력과 상기 D-플립플롭(3)의 하위 출력 3개 입력을 받아 상기 크기 비교부(5)의 크기 비교출력으로 선택하는 멀티플렉서(18)와, 상기 멀티플렉서(18)의 3개 출력과 상기 D-플립플롭(3)의 MSB출력 및 상기 PiPo 쉬프트 레지스터(6)의 8개 출력을 시스템 콘트롤 및 타이밍 생성부(23)의 PL 신호로 동시에 로드하고 클럭신호(CLK₁)로 쉬프트하는 PiSo 쉬프트 레지스터(19)와, 상기 PiSo 쉬프트 레지스터(19)의 출력을 시스템 콘트롤 및 타이밍 생성부(23)의 FS 32 신호의 폴링엣지에 동기시켜 12비트 압축 데이터로 출력시키는 D-플립플롭(20)으로 구성된다.

이때 쉬프트 클럭 생성부(24)는 D-플립플롭(8)과 앤드게이트(9) 및 오아게이트(10)로 구성되고 상위 3비트 클럭 발생부(25)는 낸드게이트(11)(14)와 D-플립플롭(12) 및 노아게이트(13)로 구성된다. 이와 같은 구성의 이 발명에 대한 작용 효과를 상세히 설명한다.

DAT에서는 표준 모우드의 16비트 직선 양자화 데이터를 LP모우드 또는 4채널 모우드에서는 12비트 데이터로 압축시키는 비직선 양자화 방식을 채택하고 있으며 이때 비직선 양자화란 양자화 하고자 하는 신호의 레벨(크기)이 큰 경우에는 양자화스텝(QUANTIZATION STEP)을 크게 하고, 신호레벨이 작은 경우에 대해서는 양자화스텝을 작게 하여 세밀하게 양자화 하는 방식을 말한다. 이 같은 비직선 양자화 방식을 이용하면 양자화 스텝을 크게 줄일 수 있는 것으로 이는 데이터량의 감소를 의미하여 압축전의 효율과 비등한 효과를 얻을 수 있다.

DAT에서 채용하고 있는 16비트 데이터를 12비트로 압축하는 비직선 양자화의 규칙은 제3도 및 제4도에 나타내었으며 여기서 작은 신호에 대해서는 16비트의 직선 양자화 방식과 동일하게 12비트에 대응하고 큰 신호에 대해서는 최대 6비트 분의 데이터가 변환되므로 양자화 스텝수는 크게 줄게 되지만, 비직선 양자화로 16비트 직선 양자화 방식과 같은 효율(성능)을 실현할 수 있음을 알 수 있다. 먼저 제3도 및 제4도의 테이블 구성도에 대하여 설명한다.

제3도에서 16비트 데이터에 대한 코드(CODE) 표현은 16진법(HEXADECIMAL)으로 그라운드 레벨(무신호)은 0000로 표현되고 이러한 그라운드 레벨 위쪽의(＋)값 최대치는 7FFF가 되며 그라운드 레벨 아래쪽(-)값 최대치는 8000가 되는데 여기서 아날로그 디지털 변환된 코드의 부호 표시는 MSB(MOST SIGNIFICANT BIT)로 나타내며 MSB가 0일 때 (＋), MSB가 1일 때 (-)를 의미한다. 그리고 비직선 양자화 스텝은 그라운드 레벨에서 (＋) 또는 (-)쪽으로 멀어질수록 즉 신호 레벨이 클수록 직선 양자화에 대응되는 12비트 양자화 스텝이 점점 줄어드는 것을 알 수 있다. 또한 16비트 직선 데이터의 그룹핑(GROUPING) 관계는 다음과 같다. 먼저 MSB=0, 즉 (＋)측의 그룹 1∼그룹 7에 대하여 살펴본다.

제 1그룹(7FFF∼4000)은 MSB 바로 다음 웨이트(WEIGHT)에서 MSB와 다른 형태(즉 MSB=0이며 (MSB-1)번째 비트에서 1이 발생하는 경우)가 발생하는 코드의 모임이고 제2그룹(3FF∼200)은 (MSB-2)번째 비트에서 MSB와 다른 상태가 발생하는 코드의 모임이고 제3그룹(1FFF∼1000)은 (MSB-3)번째 비트에서 MSB와 다른 상태가 발생하는 코드의 모임으로 같은 방식에 의거 제6그룹(03FFF∼02000)은 (MSB-6)번째 비트에서 상기와 같은 경우가 발생하는 코드의 모임이다. 그리고 제7그룹(01FF∼0000)은 12비트로 비직선 양자화 할 경우에도 16비트 직선 데이터 값이 변하지 않는 코드의 집합으로써 MSB와 상태가 다른 경우가 발생하는 웨이트(WEIGHT)가 (MSB-7)번째부터 그 아래에 발생하는 경우이다.

한편 MSB=1, 즉 (-)측의 그룹 1′∼그룹7′의 경우에 대하여는 상기된 MSB=0의 경우와 역으로 생각하면 된다. 이때 제3도의 테이블에서 유의할 점은 16비트 직선 데이터의 부호 표시 비트인 MSB는 12비트로 변환 후에도 그대로 유효하며 이러한 테이블 변환을 만족시키는 16비트 데이터의 12비트 압축변환 회로가 제1도의 회로 구성이다.

이하 제1도의 회로도 및 제2도의 파형도를 참고로 하여 이 발명을 상세히 설명한다. 아날로그 입력 오디오신호는 표본화 주파수(이하 FS 라함)로 아날로그 디지털 변환기(1)에서 직선 양자화되고 아날로그 디지털 변환기(1)의 16비트 디지털 출력(ADDT)은 MSB부터 시스템 콘트롤 및 타이밍 생성부(23)에서 인가되는 표본화 주파수(FS)의 32배 클럭 신호인 FS 32 주파수 신호에 의거 SiPo 쉬프트 레지스터(2)에 직렬 저장되게 된다.

이때 아날로그 디지털 변환기(1)의 출력데이타(ADDT)와 표본화 주파수(FS) 및 상기 표본화 주파수(FS)의 32배 클럭인 FS 32주파수는 제2도의 파형도에 도시되어 있다. 그리고 상기 SiPo 쉬프트 레지스터(2)의 16개 출력(Q₀-Q₁₅)은 1샘플 데이터의 저장이 종료되는 시점에서 시스템 콘트롤 및 타이밍 생성부(23)에서 발생되는 LD 신호의 하이레벨 구간에서 PiSo 쉬프트 레지스터(6)에 동시에 로드(LOAD)되며 또한 SiPo 쉬프트 레지스터(2)의 MSB를 포함한 상위 8개 출력(Q₈-Q₁₅)은 LD신호에 의하여 D-플립플롭(3)에 래치(LATCH)되게 된다. 이때 D-플립플롭(3)의 출력(Q₇)이 현재 처리되는 샘플의 MSB상태 출력이 그대로 출력되어진다.

이러한 D-플립플롭(3)에서 LD신호의 폴링엣지(FALLING EDGE)에서 출력되는 상위 7비트 출력(Q₀-Q₆)는 MSB 해당출력(Q₇)과 절대치 변환부(4)에 인가시킴으로써 각각 익스크루시브 오아 연산되어 정(正)의 값으로 절대치 변환시키게 되는데 이때 절대치로 변환시키는 이유는 MSB가 1인 경우 즉(-)신호에 대해 서로 처리될 수 있도록 하기 위함인 것이다. 그리고 상기 절대치 변환부(4)의 출력은 크기 비교부(5)에 인가되어 기준값과 비교된 후 크기 비교 출력(D₁)을 발생시키게 되며 이는 제3도에서 넌 쉬프트(NON-SHIFT) 영역인 그룹 7,7′의 처리를 위한 것이다.

따라서 크기 비교(5)의 기준값은 제 7그룹의 최대값이 01FF 즉 0000 0001 1111 1111에서 밑줄친 상위쪽의 0000 0001로 설정해 주게 된다. 그러므로 크기 비교부(5)에서는 절대치 변환부(4)의 출력과 상기의 기준값을 비교하여 기준값보다 절대치 변환부(4)의 출력이 클 경우에는 크기 비료출력(D₁)을 하이레벨로 출력시키고 그렇지 않을 경우는 로우레벨을 출력시키게 된다. 이때 제2도에 도시된 바와 같은 크기 비교출력(D₁)이 하이레벨이 될 경우는 앞으로 설명될 12비트 변환데이타의 상위 3비트 데이터를 선택하는 기준이 되며 그렇지 않은 경우 즉 크기 비교 출력(D₁)이 로우레벨이 될 경우는 D-플립플롭(3)의 출력 (Q₀,Q₁,Q₃)을 12비트 압축 데이터의 상위 3비트 데이타로 선택하게 되어 그룹 7과 기타 그룹과의 처리를 수행케 한다.

이하 그룹 1∼7, 그룹 1′∼7′에 대한 데이터 압축 처리 과정을 살펴보기 위하여 16비트 데이터 표현을 d_0∼d₁₅(d₁₅=MSB)라 하고 12비트 압축 데이터를 t_0∼t₁₁(t₁₁=MSB)라 한다. 여기서 12비트 압축 데이터 t_0∼t₁₁중 상기 세개 비트(t₁₀,t₉,t₈)는 각각의 그룹 특성에 따라 다른 데이터가 만들어지며 그 이하의 비트(t_7∼t₀)는 쉬프트 (SHIFT)수에 따라서 정하여 진다.

예를 들어 제4도에서 6비트 쉬프트로되어 있는 그룹 1(01 wxyzabcdefghij)의 경우 새롭게 생성되는 12비트 압축 데이터 중 상위 세개 비트(t₈,t₉,t₁₀)는 각각 1,1,1이 되고 그 이하 하위 8개 비트 (t_0∼t₈)는 6번 쉬프트된 결과인(wxyzabcd)가 채워지게 된다. 또한 1비트 쉬프트로되어 있는 그룹 6은 상위 세개 비트(t₁₀,t₉,t₈)가 010가 되고 나머지 하위 비트(t_0∼t₇)는 한번 쉬프트 된 결과인 (wxyzabcd)가 채워지게 되며 그룹7에 대해서는 쉬프트가 이루어지지 않아 원래의 데이터를 그대로 12비트 압축데이타로 대응시키게 된다. 이같은 압축 처리 과정을 수행하는 과정을 제1도의 의거 살펴본다.

먼저 MSB와의 상태 비교를 위하여 D-플립플롭(3)의 MSB 해당 출력(Q₇)과 SiPo 쉬프트 레지스터(2)의 MSB출력(Q₁₅)을 익스크루시브 오아게이트(7)에서 익스크루시브 오아 연산하게 되면 해당 샘플 코드내에서 MSB와 다른 상태가 발생하는 웨이트(WEIGHT)를 검출(B₅)하게 된다. 이때 익스크루시브 오아게이트(7)의 검출 출력(B₅)은 제2도에 도시되어 있다. 이러한 익스크루시브 오아게이트(7)에서 발생되는 검출 출력(B₅)의 최초 라이징 엣지(RISING EDGE)에서 (즉 MSB 상태와 다른 경우가 최초로 발생하는 웨이트(WEIGHT)에서) D-플립플롭(8)은 출력단 (Q)로 하이레벨을 출력시켜 앤드 게이트(9)에 인가시키게 되므로 앤드게이트(9)에서는 D-플립플롭(8)이 리셋트되기전까지 시스템 콘트롤 및 타이밍 생성부(23)에 출력되어 인버터(22)에서 반전된 클럭신호(CLK₁)를 통과시키게 된다.

만약 샘플링 코드의 MSB와 상태가 다른 경우가 (MSB-1)번째 비트에서 발생하게 되면 인버터(22)에서 반전된 클럭신호(CLK₁)를 앤드게이트(9)에서 6개 통과시키고, (MSB-2)번째 비트에서 상기 상황이 발생되면 반전된 클럭신호(CLK₁)를 5개 통과시키고, (MSB-6)번째 비트에서 발생하면 1개를 통과시기고, (MSB-7)번째 비트 이후일 경우에는 통과시키지 못하도록 D-플립플롭(8)의 리셋트를 설정한다. 이때 시스템 콘트롤 및 타이밍 생성부(23)에서 발생된 D-플립플롭(8)의 리셋트 신호(RET)는 제2도의 파형도에 나타내었다. 그리고 앤드게이트(9)의 출력은 시스템 콘트롤 및 타이밍 생성부(23)에서 발생된 SFT₁신호와 오아게이트(10)를 통과하여 클럭신호(sft CLK)로 출력되게 하고 이러한 오아게이트(10)의 클럭신호(sft CLK) PiPo 쉬프트 레지스터(6)의 클럭으로 공급되어진다. 이때 시스템 콘트롤 및 타이밍 생성부(23)에 발생되는 SFT₁신호는 모든 그룹에 대하여 공통으로 작용하는 것으로 LD신호의 하이레벨 구간에서 라이징 엣지가 한번 발생하는 신호이며 SiPo 쉬프트 레지스터(2)의 병렬 출력 16개를 동시에 로드(LOAD)할 경우, SFT₁신호에 의하여 PiPo 쉬프트 레지스터(6)의 출력단에는 로드된 데이터가 나타나게 된다.

따라서 그룹 7인 경우 즉 넌 쉬프트(NON-SHIFT)될 경우에는 쉬프트 클럭생성부(24)의 클럭신호(sft CLK)는 그대로 시스템 콘트롤 및 타이밍 생성부(23)에서 출력된 SFT₁신호만으로 구성되게 되어 PiPo 쉬프트 레지스터(6)에서는 쉬프트가 한번도 이루어지지 않음을 알 수 있고, 그룹 1인 경우에는 쉬프트 클럭생성부(24)의 클럭신호(sft CLK) SFT₁신호에 앤드게이트(9)에서 출력된 6개의 반전된 클럭신호(CLK₁)가 합성된 신호가 되어 PiPo 쉬프트 레지스터(6)에 공급되므로 PiPo 쉬프트 레지스터(6)에서는 6번의 쉬프트 동작이 수행되게 된다.

즉, PiPo 쉬프트 레지스터(6)에서는 쉬프트 클럭생성부(24)의 클럭신호(sft CLK)에 의하여 SiPo 쉬프트 레지스터(2)의 출력데이타를 쉬프트시켜 PiPo 쉬프트 레지스터(19)에 인가시키게 된다. 다음으로 12비트 변환 데이터의 상위 3비트(t_8∼t₁₀)의 생성 과정에 대하여 설명한다. 시스템 콘트롤 및 타이밍 생성부(23)의 CLR신호로 클리어되고 클럭신호(CLK₁)를 카운트하는 3비트 카운터(15)는 제2도에 도시된 CLR신호와 클럭신호(CLK₁) 입력에 따라 동작되어진다. 그리고 3비트 카운터(15)의 업, 다운 출력은 각각 멀티플렉서(16)에 입력되어 해당 샘플의 MSB검출 결과 출력인 D-플립플롭(8)의 출력(Q₇)에 의하여 선택되어 출력되게 된다.

즉 MSB=0일 경우에는 다운 카운트 입력이 선택되어 출력되고 MSB=1일 경우에는 업 카운트 값이 출력되어 D-플립플롭(17)에 인가되게 되며 상기 D-플립플롭(17)에서는 상위 3비트 클럭 발생부(25)의 출력(B₉)에 의하여 멀티프렉서(18)로 출력되게 된다. 여기서 상위 3비트 클럭 발생부(25)는 제2도의 파형도에서 볼 수 있듯이 익스크루시브 오아게이트(7)의 출력(B₅)과 시스템 콘트롤 및 타이밍 생성부(23)의 출력신호 (B_3B)(B₁₀)(B₁₃)(B₁₁)를 인가받아 낸드게이트(11)(14)와 노아게이트(13) 및 D-플립플롭(12)을 구동시켜 D-플립플롭(17)의 클럭신호인 출력(B₉)을 발생시키게 된다. 이때 MSB=0일 때 각 그룹 별로 선택되는 데 이때 값은 다음과 같다.

이때(MSB-7)번째 이하는 상위 3비트 클럭 발생부(25)의 출력(B₉)이 발생하지 못하고 전 상태를 유지하게 된다. 여기서 시스템 콘트롤 및 타이밍 생성부(23)에서 발생되어 낸드게이트(14)의 입력측에 인가된 신호(B₁₁)는 상태비교를 (MSB-6)번째 비트까지만 하도록 하는 윈도우(WINDOW)신호이다. 이러한 시스템 콘트롤 및 타이밍 생성부(23)에서의 출력신호는 제2도의 파형도에 도시된 바와 같다.

결국 D-플립플롭(17)의 출력인 Q₁,Q₂,Q₃는 그룹 1∼그룹 6에 대한 12비트 압축 변화데이타의 상위 3비트 (t_10∼t₈)가 되며 멀티플렉서(18)의 한 입력으로 인가되게 된다. 그리고 멀티플렉서(18)의 또 다른 입력은 D-플립플롭(3)의 하위쪽 출력 Q₀,Q₁,Q₂가 인가되어 크기 비교부(5)의 크기 비교 출력(D₁)에 의하여 선택된 출력되게 된다. 즉, 크기 비교 출력(D₁)이하이레벨인 경우 다시 말해 그룹 7이 아닌 경우는 D-플립플롭(17)의 출력들이 멀티플렉서(18)에서 선택되어 출력되게 되고 크기 비교 출력(D₁)이 로우레벨인 경우 다시 말해 넌 쉬프트 영역의 데이터인 경우는 16비트 직선 데이터가 그대로 12비트 데이터로 대응되도록 하기 위하여 D-플립플롭(3)의 출력 Q₀,Q₁,Q₂을 멀티플렉서(18)에서 선택하여 출력시키게 된다.

이상과 같은 과정을 거쳐 생성되는 D-플립플롭(3)의 MSB해당 출력(Q₇)은 12비트 압축데이타의 MSB로, 멀티플렉서(18)의 출력세개는 12비트 압축 데이터의 상위 3비트로, PiPo 쉬프트 레지스터(6)의 8개 출력은 12비트 압축데이타의 하위 8비트로 대응되게 된다. 그리고 D-플립플롭(3)의 MSB 해당 출력 (Q₇)과 멀티플렉서(18)의 3개 출력 및 PiPo 쉬프트 레지스터(6)의 8개 출력등의 12개 출력신호는 표본화 주파수(FS)의 엣지 부근에서 발생되는 PL신호로 PiPo 쉬프트 레지스터(19)에 로드되어 시스템 콘트롤 및 타이밍 생성부(23)의 클록신호(CLK₁)에 의하여 병렬 데이타가 직렬데이타로 변환되어 출력되게 되며 이러한 PiSo쉬프트 레지스터(19)의 출력은 D-플립플롭(20)에 인가되어 시스템 콘트롤 및 타이밍 생성부(23)의 표본화 주파수(FS)의 32배 주파수 (FS 32)가 인버터(21)에서 반전된 주파수에 동기되어 최종 12비트 압축 데이터로 출력되어지게 된다.

이상에서와 같은 본 발명은 DAT에 있어서 표본화 주파수 48KHZ, 양자화비트 16비트의 표준 모우드 기록 데이터를 압축시켜 표본화 주파수 32KHZ, 양자화 비트 12비트로 LP모우드 기록이 가능하게 하여 표준 모우드 기록에 비하여 2배의 장시간 기록이 가능하며 또한 12비트의 비직선 압축으로 인하여 줄어든 정보량 만큼 채널수를 확대할 수 있는 효과가 있는 것이다.

Claims

아날로그 입력 신호를 16비트의 직렬 데이터로 변환시키는 아날로그 디지털 변환기(1)와, 상기 16비트 직렬데이타를 시스템 콘트롤 및 타이밍 생성부(23)의 FS 32 클럭 주파수로 직렬 저장하고 병렬 데이터로 출력시키는 SiPo 쉬프트 레지스터(2)와, 상기 16비트 병렬 데이터 출력을 시스템 콘트롤 및 타이밍 생성부(23)의 LD신호로 동시에 로드시키는 PiPo 쉬프트 레지스터(6)와, 상기 SiPo 쉬프트 레지스터(2)의 MSB를 포함한 상위쪽 8비트 출력을 시스템 콘트롤 및 타이밍 생성부(23)의 LD신호로 래치시키는 D-플립플롭(3)과, 상기 D-플립플롭(3)의 출력 및 MSB 해당 출력을 익스크루시브 오아 연산시켜 절대치로 변환시키는 절대치 변환부(4)와, 상기 절대치 출력을 기준값과 비교한 출력을 내는 크기 비교부(5)와, 상기 D-플립플롭(3)의 MSB 해당 출력과 SiPo 쉬프트 레지스터(2)의 최종 상위 출력을 연산하여 샘플 데이터의 MSB와 다른 상태를 출력시키는 익스크루시브 오아게이트(7)와, 상기 익스크루시브 오아게이트(7)의 출력과 시스템 콘트롤 및 타이밍 생성부(23)의 출력신호(RET,SFT₁,CLK₁)를 받아 PiPo 쉬프트 레지스터(6)의 클럭을 제공하는 쉬프트 클럭 생성부(24)와, 시스템 콘트롤 및 타이밍 생성부(23)의 CLR신호와 클럭신호(CLK₁)로 동작되는 3비트 카운터(15)와, 상기 3비트 카운터(15)의 업, 다운 카운트 출력을 D-플립플롭(3)의 MSB 해당 출력으로 선택하는 멀티플렉서(16)와, 시스템 콘트롤 및 타이밍 생성부(23)의 출력신호 (B_3B,B₁₀,B₁₃,B₁₁)와 익스크루시브 오아게이트(7)의 출력을 받아 상위 3비트 래치 클럭을 만드는 상위 3비트 클럭 발생부(25)와, 상기 멀티플렉서(16)에서 선택된 출력을 상기 상위 3비트 클럭발생부(25)의 클럭으로 래치하고 시스템 콘트롤 및 타이밍 생성부(23)의 RST신호로 리셋트 되는 D-플립플롭(17)과, 상기 D-플립플롭(17)의 출력과 D-플립플롭(3)의 하위출력 3개 입력을 크기 비교부(5)의 크기 비교출력으로 선택하는 멀티플렉서(18)와, 상기 멀티플렉서(18)의 3개 출력과 D-플립플롭(3)의 MSB 해당 출력 및 PiPo 쉬프트 레지스터(6)의 8개 출력을 시스템 콘트롤 및 타이밍 생성부(23)의 PL신호로 동시에 로드하고 클럭신호(CLK₁)로 쉬프트 하는 PiPo 쉬프트 레지스터(19)와, 상기 PiPo 쉬프트 레지스터(19)의 출력을 시스템 콘트롤 및 타이밍 생성부(23)에서 발생되는 FS 32 클럭 주파수의 폴링 엣지에 동기시켜 12비트 압축 데이터로 출력시키는 D-플립플롭(20)으로 구성된 데이터 압축회로.