KR100462369B1 - 컴프레서 - Google Patents

컴프레서 Download PDF

Info

Publication number
KR100462369B1
KR100462369B1 KR1019970078891A KR19970078891A KR100462369B1 KR 100462369 B1 KR100462369 B1 KR 100462369B1 KR 1019970078891 A KR1019970078891 A KR 1019970078891A KR 19970078891 A KR19970078891 A KR 19970078891A KR 100462369 B1 KR100462369 B1 KR 100462369B1
Authority
KR
South Korea
Prior art keywords
signal
gate
exclusive
receives
signals
Prior art date
Application number
KR1019970078891A
Other languages
English (en)
Other versions
KR19990058737A (ko
Inventor
박성수
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1019970078891A priority Critical patent/KR100462369B1/ko
Publication of KR19990058737A publication Critical patent/KR19990058737A/ko
Application granted granted Critical
Publication of KR100462369B1 publication Critical patent/KR100462369B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/607—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers number-of-ones counters, i.e. devices for counting the number of input lines set to ONE among a plurality of input lines, also called bit counters or parallel counters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 컴프레서에 관한 것으로, 종래에는 많은 수의 트랜지스터를 사용하므로 레이아웃 면적이 늘어나고 속도가 느려지는 문제점이 있었다. 따라서, 본 발명은 신호를 입력받아 이를 익스쿨루씨브오아 연산하는 제1,제2 익스쿨루씨브오아게이트와; 상기 제1,제2 익스쿨루씨브오아게이트의 연산신호를 입력받아 이를 다시 익스쿨루씨브오아 연산하는 제3 익스쿨루씨브오아게이트와; 신호를 입력받아 이를 상기 제3 익스쿨루씨브오아게이트의 연산신호에 의해 다중 송신하는 제1 멀티플렉서와; 신호를 입력받아 이를 상기 제3 익스쿨루씨브오아게이트의 연산신호에 의해 다중 송신하는 제2 멀티플렉서와; 제5신호와 상기 제3 익스쿨루씨브오아게이트의 연산신호를 입력받아 이를 익스쿨루씨브오아 연산하는 제4 익스쿨루씨브오아게이트로 구성하여 회로를 단순화시킴으로써 면적을 최소화함과 아울러 회로의 동작속도를 향상시킬 수 있는 효과가 있다.

Description

컴프레서
본 발명은 컴프레서에 관한 것으로, 특히 회로를 단순화시켜 면적을 최소화하면서도 회로의 동작속도를 빠르게할 수 있도록 한 컴프레서에 관한 것이다.
컴프레서는 소정개의 신호를 입력받아 이 입력신호중에서 '1'인비트가 몇 개인가를 카운팅하여 그 카운팅값을 캐리비트 및 가산비트로 표현하는 장치이다.
도1은 종래 4:2 컴프레서의 일실시예의 구성을 보인 회로도로서, 이에 도시된 바와같이 신호(a,b),(c,d)를 각기 입력받아 이를 오아 연산하는 오아게이트(OR10),(OR11)와; 상기 오아게이트(OR10),(OR11)의 출력신호를 입력받아 이를 앤드연산하여 그에 따른 캐리비트(Cout2)를 출력하는 앤드게이트(AN10)와; 신호(a,b),(c,d)를 각기 입력받아 이를 익스쿨루씨브오아 연산하는 익스쿨루씨브오아게이트(EXOR10),(EXOR11)와; 상기 익스쿨루씨브오아게이트(EXOR10),(EXOR11)의 출력신호를 입력받아 이를 다시 익스쿨루씨브오아 연산하여 그에 따른 연산신호(K)를 출력하는 익스쿨루씨브오아게이트(EXOR12)와; 상기 익스쿨루씨브오아게이트(EXOR12)의 연산신호(K)와 신호(e)를 입력받아 이를 익스쿨루씨브오아 연산하여 가산비트(SUM)를 출력하는 익스쿨루씨브오아게이트(EXOR13)와; 신호(a,b),(c,d)를 각기 입력받아 이를 앤드 연산하는 앤드게이트(AN11),(AN12)와; 상기 앤드게이트(AN11),(AN12)의 연산신호를 입력받아 이를 오아 연산하는 오아게이트(OR12)와; 상기 오아게이트(OR12)의 연산신호와 상기 익스쿨루씨브오아게이트(EXOR12)의 연산신호(K)를 반전하여 입력받아 이를 앤드연산하는 앤드게이트(AN13)와; 상기 익스쿨루씨브오아게이트(EXOR12)의 연산신호(K)와 신호(e)를 입력받아 이를 앤드 연산하는 앤드게이트(AN14)와; 상기 앤드게이트(AN13),(AN14)의 연산신호를 입력받아 이를 오아 연산하여 그에 따른 캐리비트(Cout1)를 출력하는 오아게이트(OR13)로 구성되며, 이와같이 구성된 종래 컴프레서의 일실시예의 동작을 표1을 참조하여 설명한다.
먼저, 기존의 컴프레서를 불리안 함수로 표시하면 다음과같다.
Cout2=(a+b)(c+d) ---------식(1)
Cout1=/K(ab+cd)+Ke -------식(2)
SUM=Ko e ---------식(3)
여기서, a,b,c,d는 입력이고 상기 식(1),(2),(3)을 K에 대해 정리하면,
K=(aob)o(cod) -------식(4)
이때, 상기 식(1),(2),(3),(4)의 진리표는 도2와 같고, 이를 입력신호(a),(b),( c),(d),(e)가 '00001'일 경우를 예로하여 설명한다.
제1 오아게이트(OR10)는 상기 저전위인 입력신호(a),(b)를 입력받아 이를 오아연산하여 저전위를 출력하고, 또한 제2 오아게이트(OR11)도 상기 저전위인 입력신호(c),(d)를 입력받아 이를 오아 연산하여 저전위를 출력한다.
이에따라, 제1 앤드게이트(AN10)는 상기 제1,제2 오아게이트(OR10),(OR11)로부터 저전위인 신호를 입력받아 이를 앤드연산하여 저전위인 캐리신호(Cout2)를 발생한다.
그리고, 제1 익스쿨루씨브오아게이트(EXOR10)는 상기 저전위인 입력신호(a),(b)를 입력받아 이를 익스쿨루씨브오아 연산하여 저전위를 출력하고, 또한 제2 익스쿨루씨브오아게이트(EXOR11)도 상기 저전위인 입력신호(c),(d)를 입력받아 이를 익스쿨루씨브오아 연산하여 저전위를 출력한다.
이에따라, 제3 익스쿨루씨브오아게이트(EXOR12)는 상기 제1,제2 익스쿨루씨브오아게이트(EXOR10),(EXOR11)로부터 저전위인 신호를 입력받아 이를 다시 익스쿨루씨브오아 연산하여 저전위인 신호(K)를 발생한다.
이후, 제4 익스쿨루씨브오아게이트(EXOR13)는 상기 제3 익스쿨루씨브오아게이트(EXOR12)의 저전위인 신호(K)를 입력받아 이를 고전위인 입력신호(e)와 익스쿨루씨브오아 연산하여 고전위인 신호(SUM)를 출력한다.
또한, 제2 앤드게이트(AN11)는 상기 저전위인 입력신호(a),(b)를 입력받아 이를 앤드연산하여 저전위를 출력하고, 또한 제3 앤드게이트(AN12)도 상기 저전위인 입력신호(c),(d)를 입력받아 이를 앤드연산하여 저전위를 출력한다.
이에따라, 제3 오아게이트(OR12)는 상기 제2,제3 앤드게이트(AN11),(AN12)로부터 저전위인 신호를 입력받아 이를 오아연산하여 저전위인 신호를 발생한다.
이때, 제4 앤드게이트(AN13)는 상기 제3 익스쿨루씨브오아게이트(EXOR12)의 저전위인 신호(K)를 인버터(IN)에서 반전하여 입력받아 이를 상기 제3 오아게이트(OR12)의 저전위신호와 앤드연산하여 저전위를 출력하고, 또한 제5 앤드게이트(AN14)는 상기 제3 익스쿨루씨브오아게이트(EXOR12)의 저전위인 신호(K)를 입력받아 이를 고전위인 입력신호(e)와 앤드 연산하여 저전위를 출력한다.
이에따라, 제4 오아게이트(OR13)는 상기 제4 앤드게이트(AN13)의 저전위신호와 제5 앤드게이트(AN14)의 저전위인 신호를 입력받아 이를 오아 연산하여 저전위인 신호(Cout1)를 출력한다.
도 3은 종래 기술의 트랜지스터 레벨의 회로도로서, 이에 도시된 바와같이 크리티컬패스상의 전체 트랜지스터의 수는 58개이다.
그러나, 상기와 같이 동작하는 종래 장치는 많은 수의 트랜지스터를 사용하므로 레이아웃 면적이 늘어나고 속도가 느려지는 문제점이 있었다.
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 회로를 단순화시켜 면적을 최소화하면서도 회로의 동작속도를 빠르게할 수 있도록 한 컴프레서를 제공함에 그 목적이 있다.
상기와 같은 목적은 신호를 입력받아 이를 익스쿨루씨브오아 연산하는 제1,제2 익스쿨루씨브오아게이트와; 상기 제1,제2 익스쿨루씨브오아게이트의 연산신호를 입력받아 이를 다시 익스쿨루씨브오아 연산하는 제3 익스쿨루씨브오아게이트와; 신호를 입력받아 이를 상기 제3 익스쿨루씨브오아게이트의 연산신호에 의해 다중 송신하는 제1 멀티플렉서와; 신호를 입력받아 이를 상기 제3 익스쿨루씨브오아게이트의 연산신호에 의해 다중 송신하는 제2 멀티플렉서와; 제5신호와 상기 제3 익스쿨루씨브오아게이트의 연산신호를 입력받아 이를 익스쿨루씨브오아 연산하는 제4 익스쿨루씨브오아게이트로 구성함으로써 달성되는 것으로, 이와같은 본 발명을 설명한다.
도3은 본 발명 컴프레서의 일실시예의 구성을 보인 회로도로서, 이에 도시한 바와같이 신호(a,b),(c,d)를 입력받아 이를 익스쿨루씨브오아 연산하는 제1,제2 익스쿨루씨브오아게이트(EXOR20),(EXOR21)와; 상기 제1,제2 익스쿨루씨브오아게이트(EXOR20),(EXOR21)의 연산신호(K1),(K2)를 입력받아 이를 다시 익스쿨루씨브오아 연산하는 제3 익스쿨루씨브오아게이트(EXOR22)와; 신호(a),(c)를 입력받아 이를 상기 제2 익스쿨루씨브오아게이트(EXOR21)의 연산신호(K1)에 의해 다중 송신하는 제1 멀티플렉서(40)와; 신호(e),(d)를 입력받아 이를 상기 제3 익스쿨루씨브오아게이트(EXOR22)의 연산신호(K)에 의해 다중 송신하는 제2 멀티플렉서(41)와; 신호(e)와 상기 제3 익스쿨루씨브오아게이트(EXOR22)의 연산신호(K)를 입력받아 이를 익스쿨루씨브오아 연산하는 제4 익스쿨루씨브오아게이트(EXOR23)로 구성하며, 이와같이 구성한 본 발명의 일실시예의 동작을 설명한다.
먼저, 본 발명의 컴프레서를 불리안 함수로 표시하면 다음과같다.
K1=(aob) ---------식(5)
K2=(cod) -------식(6)
K=K1o K2 ---------식(7)
Cout2=/K1a + K1c -----식(8)
Cout1=/Kd +Ke --------식(9)
SUM= Koe ----------식(10)
이때, 상기 식(5)~식(10)의 진리표는 도5와 같고, 이를 입력신호(a),(b),(c),(d),(e)가 '00001'일 경우를 예로하여 설명한다.
제1 익스쿨루씨브오아게이트(EXOR20)는 상기 저전위인 입력신호(a),(b)를 입력받아 이를 익스쿨루씨브오아 연산하여 저전위인 신호(K1)를 출력하고, 또한 제2 익스쿨루씨브오아게이트(EXOR21)도 상기 저전위인 입력신호(c),(d)를 입력받아 이를 익스쿨루씨브오아 연산하여 저전위인 신호(K2)를 출력한다.
이에따라, 제3 익스쿨루씨브오아게이트(EXOR22)는 상기 제1,제2 익스쿨루씨브오아게이트(EXOR20),(EXOR21)로부터 저전위인 신호(K1),(K2)를 입력받아 이를 다시 익스쿨루씨브오아 연산하여 저전위인 신호(K)를 발생한다.
이후, 제4 익스쿨루씨브오아게이트(EXOR23)는 상기 제3 익스쿨루씨브오아게이트(EXOR22)의 저전위인 신호(K)를 입력받아 이를 고전위인 입력신호(e)와 익스쿨루씨브오아 연산하여 고전위인 신호(SUM)를 출력한다.
이때, 제1 멀티플렉서(40)는 신호(a),(c)를 입력받아 이를 상기 저전위인 신호(K1)에 의해 다중송신하여 저전위인 캐리신호(Cout2)를 출력하고, 또한 제2 멀티플렉서(42)도 신호(e),(d)를 입력받아 이를 상기 저전위인 신호(K)에 의해 다중송신하여 저전위인 캐리신호(Cout1)를 출력한다.
도6은 본 발명의 트랜지스터 레벨의 회로도로서, 이에 도시된 바와같이 크리티컬패스의 전체 트랜지스터의 수는 42개이다.
이상에서 상세히 설명한 바와같이 본 발명은 회로를 단순화시켜 면적을 최소화함과 아울러 회로의 동작속도를 향상시킬 수 있는 효과가 있다.
도1은 종래 컴프레서의 구성을 보인 회로도.
도2은 도1에 있어서, 트랜지스터 레벨의 구성을 보인 회로도.
도3은 도1에 있어서의 진리표.
도4는 본 발명 컴프레서의 구성을 보인 회로도.
도5는 도4에 있어서, 트랜지스터 레벨의 구성을 보인 회로도.
도6은 도1에 있어서의 진리표.
** 도면의 주요부분에 대한 부호의 설명 **
EXOR20~EXOR23:익스쿨루씨브오아게이트 40,41:멀티플렉서

Claims (1)

  1. 신호(a,b),(c,d)를 입력받아 이를 익스쿨루씨브오아 연산하는 제1,제2 익스쿨루씨브오아게이트(EXOR20),(EXOR21)와; 상기 제1,제2 익스쿨루씨브오아게이트(EXOR20) ,(EXOR21)의 연산신호(K1),(K2)를 입력받아 이를 다시 익스쿨루씨브오아 연산하는 제3 익스쿨루씨브오아게이트(EXOR22)와; 신호(a),(c)를 입력받아 이를 상기 제2 익스쿨루씨브오아게이트(EXOR21)의 연산신호(K1)에 의해 다중 송신하는 제1 멀티플렉서(40)와; 신호(e),(d)를 입력받아 이를 상기 제3 익스쿨루씨브오아게이트(EXOR22)의 연산신호(K)에 의해 다중 송신하는 제2 멀티플렉서(41)와; 신호(e)와 상기 제3 익스쿨루씨브오아게이트(EXOR22)의 연산신호(K)를 입력받아 이를 익스쿨루씨브오아 연산하는 제4 익스쿨루씨브오아게이트(EXOR23)로 구성한 것을 특징으로 하는 컴프레서.
KR1019970078891A 1997-12-30 1997-12-30 컴프레서 KR100462369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970078891A KR100462369B1 (ko) 1997-12-30 1997-12-30 컴프레서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970078891A KR100462369B1 (ko) 1997-12-30 1997-12-30 컴프레서

Publications (2)

Publication Number Publication Date
KR19990058737A KR19990058737A (ko) 1999-07-15
KR100462369B1 true KR100462369B1 (ko) 2005-04-06

Family

ID=37301943

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970078891A KR100462369B1 (ko) 1997-12-30 1997-12-30 컴프레서

Country Status (1)

Country Link
KR (1) KR100462369B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60233529A (ja) * 1984-05-02 1985-11-20 Osaka Gas Co Ltd 液体試料の採取装置
JPH05344003A (ja) * 1990-08-24 1993-12-24 Samsung Electron Co Ltd データ圧縮回路
KR950022134A (ko) * 1993-12-27 1995-07-28 김주용 신호레벨 클리프 (clip) 회로
KR960016132A (ko) * 1994-10-07 1996-05-22 박성규 유니트를 선택하는 장치
KR980006907A (ko) * 1996-06-29 1998-03-30 김주용 병렬 곱셈기

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60233529A (ja) * 1984-05-02 1985-11-20 Osaka Gas Co Ltd 液体試料の採取装置
JPH05344003A (ja) * 1990-08-24 1993-12-24 Samsung Electron Co Ltd データ圧縮回路
KR950022134A (ko) * 1993-12-27 1995-07-28 김주용 신호레벨 클리프 (clip) 회로
KR960016132A (ko) * 1994-10-07 1996-05-22 박성규 유니트를 선택하는 장치
KR980006907A (ko) * 1996-06-29 1998-03-30 김주용 병렬 곱셈기

Also Published As

Publication number Publication date
KR19990058737A (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
US9146707B2 (en) Generating a fast 3x multiplicand term for radix-8 booth multiplication
KR100977963B1 (ko) 산술 논리 유닛용 셀, 이러한 셀을 포함하는 프로세서, ａｌｕ 셀을 위한 제어 회로기기, 마스킹된 ａｌｕ 셀 및 마스킹된 ａｌｕ 셀의 두 입력의 논리적 결합 방법
KR100236533B1 (ko) 배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법
KR100462369B1 (ko) 컴프레서
US4709346A (en) CMOS subtractor
US4592008A (en) Overflow detector for algebraic adders
JPH11143686A (ja) 部分積生成回路
RU2618188C1 (ru) Устройство для вычисления модуля комплексного числа
US7035893B2 (en) 4-2 Compressor
US20050193051A1 (en) Logic circuit
Sarkar et al. Low Power implementation of Multi-Bit Hybrid Adder using Modified GDI Technique
RU2562411C1 (ru) Устройство для вычисления модуля комплексного числа
US7194501B2 (en) Complementary pass gate logic implementation of 64-bit arithmetic logic unit using propagate, generate, and kill
Kowsalya et al. Low power parallel prefix adder
KR0167302B1 (ko) 곱셈기의 4:2 압축기회로
Singh et al. Hybrid CMOS Logic To Implement High Speed and Low Power 4-Bit CLA Adder
Fatima et al. Design and Implementation with Area, Power and Delay Estimation of Hybrid Parallel Prefix Adder
KR100223753B1 (ko) 2비트 전가산기
KR880002658B1 (ko) 고속 1증가회로
US20040001505A1 (en) Circuit for adding one to a binary number
KR100265323B1 (ko) 고성능 전 가산기
KR100190104B1 (ko) 증산 기능 및 감산 기능을 겸용하는 증감산기
KR20050102276A (ko) 저전력 설계 덧셈기
Sedcole Laws of Boolean Algebra
MUDHAVATHU et al. DESIGN OF HIGH PERFORMANCE ADDER ARCITECTURE USING GDI

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee