KR100236533B1 - 배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법 - Google Patents

배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법 Download PDF

Info

Publication number
KR100236533B1
KR100236533B1 KR1019970001122A KR19970001122A KR100236533B1 KR 100236533 B1 KR100236533 B1 KR 100236533B1 KR 1019970001122 A KR1019970001122 A KR 1019970001122A KR 19970001122 A KR19970001122 A KR 19970001122A KR 100236533 B1 KR100236533 B1 KR 100236533B1
Authority
KR
South Korea
Prior art keywords
overflow
operand
output
data
adder
Prior art date
Application number
KR1019970001122A
Other languages
English (en)
Other versions
KR19980065904A (ko
Inventor
임민중
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970001122A priority Critical patent/KR100236533B1/ko
Priority to US08/904,654 priority patent/US5907498A/en
Priority to TW086113031A priority patent/TW358917B/zh
Priority to DE19748484A priority patent/DE19748484B4/de
Publication of KR19980065904A publication Critical patent/KR19980065904A/ko
Application granted granted Critical
Publication of KR100236533B1 publication Critical patent/KR100236533B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/3001—Arithmetic instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49905—Exception handling
    • G06F7/4991—Overflow or underflow
    • G06F7/49921—Saturation, i.e. clipping the result to a minimum or maximum value

Abstract

본 발명은 배럴 쉬프터와 가산기가 연결되어 있는 디지탈 신호 처리기에 관한 것으로서, 특히 A 데이터를 배럴시프팅하여 a2N+A(-2M≤a〈2M, 0≤A〈2N, M,N은 자연수)로 표현되는 제 1 오퍼랜드를 발생하는 배럴 쉬프터; B 데이터에 부호확장을 하여 b2N+B(b=0, -1, 0≤B〈2N)로 표현되는 제 2 오포랜드를 발생하는 부호확장기; 상기 제 1 오퍼랜드와 상기 제 2 오퍼랜드를 가산하여 가산 데이터를 발생하는 연산기; 상기 제 1 오퍼랜드의 a와 상기 제 2 오퍼랜드의 b와 상기 연산기의 N-1번째의 캐리(CN-1)를 입력하여 오버플로 발생을 체크하는 오버플로 검출기; 상기 오버플로 검출기의 출력에 응답하여, 포지티브 오버플로가 발생하여 포지티브 오버플로가 발생한 경우에는 연산결과의 유효값 중에서 최대값을 출력하고, 네가티브 오버플로가 발생한 경우에는 상기 유효값 중에서 최소값을 출력하고, 오버플로가 발생하지 않을 경우에는 상기 연산기의 가산데이터 중 유효 비트를 출력하는 출력선택기를 구비하는 것을 특징으로 한다.

Description

배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법
본 발명은 디지탈 신호 처리기(Digital signal processor)에서의 배럴 쉬프터와 연산기가 직렬로 연결된 디지털 신호처리기 및 그 오버플로 검출방법에 관한 것으로서, 보다 상세하게는 가산기의 입력과 특정 캐리신호를 이용하여 양의 오버 플로 및 음의 오버플로를 검출함으로써, 배럴 쉬프터의 영향을 고려하면서도 디지탈 신호 처리기의 성능에 영향을 주지 않도록 하기 위한 것이다.
도 1은 종래 배럴 쉬프터와 가산기가 직렬로 연결되어 있을 때의 디지탈 신호 처리기의 한 예를 나타내고 있다.
현재 많은 분야에서 사용하고 있는 고속 디지탈 신호 처리기(DSP) 내부에 대부분의 경우, 도면에서와 같이 배럴 쉬프터(11)와 가산기의 변형된 형태를 가지는 산술논리 유니트(ALU; 이하는 가산기라 칭함)가 직렬로 연결되어 있으며, 이러한 경우 한 주기동안 배럴 쉬프터와 가산기(ALU)가 직렬로 연결되어 사용된다고 할 때 오버플로가 발생할 수 있는데 이와 같은 오버플로가 발생할 경우 결과의 부호가 바뀌어 버리면 치명적일 수 있으므로 이를 위해 보통 오버플로검출기(15)을 사용하게 된다.
이러한 오버플로검출기은 일반적으로 양의 오버플로가 발생하였을 경우 유효숫자내에서 가질 수 있는 최대값을 내보내고 음의 오버플로가 발생한다면 최소값을 내보내게 된다.
따라서 상기와 같은 오버플로검출기은 디지탈 신호 처리기의 성능을 떨어뜨리지 않을 정도로 빠른 시간내에 오버플로를 감지하여야 한다.
그런데, 상기 도 1과 같은 구성에 사용된 오버플로검출기은 배럴 쉬프터가 없이 가산기만 있을 경우에는 가산기의 상위 2비트의 캐리신호를 이용하여 양의 오버플로와 음의 오버플로를 감지해 낼 수 있게 되나 도면과 같이 배럴 쉬프터(11)와 가산기(ALU)가 직렬로 연결되어 있을 경우에는 이와 같은 방법은 불충분하다.
상기 도면을 참고로 하여 그 동작을 설명하면, 왼쪽 연산자와 오른쪽 연산자의 입력이 모두 32비트라고 할 때 왼쪽 연산자의 32비트 입력은 배럴 쉬프터(11)를 통과하여 40비트가 되고 오른쪽 연산자의 32비트 입력은 부호 확장기(13)를 거쳐 부호 확장되어 40비트가 된다.
이 40비트 데이터들은 40비트의 가산기(ALU)를 통과하여 40비트의 결과가 나오게 되고 포화모드가 설정되었을 경우에는 멀티플렉서(17)를 통과하면서 유효 숫자를 맞추기 위해 오버플로검출기(15)에 의해 다시 32비트로 변환되어 포화된 결과(saturatrd result)가 나타나게 되며, 이와 같이 유효 숫자에 비해 가산기의 비트수를 크게 가져가는 것은 디지탈 신호 처리기에서는 일반적이다.
일반적으로 배럴 쉬프터에서 완전히 손실되는 부분은 오버플로를 감지하기 위해서는 특별한 배럴 쉬프터를 필요로 하지만 도면과 같이 가산기의 결과인 40 비트만을 보고 오버플로를 감지해도 대부분의 응용에서는 충분하다.
따라서 이와 같은 구조에서는 오버플로검출기(15)은 가산기(ALU) 결과의 상위 9비트(39:31)를 보고 오버플로를 감지하여 멀티플렉서(17)의 포화제어를 행하여야 한다.
그런데 배럴 쉬프터와 가산기(ALU)는 임계경로(critical path)를 이루므로 가산기(ALU) 결과를 이용하여 부가적인 작업을 한다는 것은 디지탈 신호 처리기의 성능을 열화시키므로 실용적이지 못한 문제점이 있었다.
도 2는 현재 "SGS-Thomson의 D950 core"등에서 구현되고 있는 오버플로검출방식으로서, 가산기의 상위 2비트 캐리신호(C30,C31)를 이용하여 오버플로검출을 실시하는 회로도를 나타내고 있다.
그러나 이 도면에 도시된 방법에서는 실제적인 오버플로검출을 포기한 체, 가산기의 상위 2비트의 캐리신호만을 이용하여 오버플로를 감지하므로 배럴 쉬프터의 실제적인 영향을 무시하게 되는 문제점이 있었다.
따라서 본 발명의 목적은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위하여 가산기의 입력과 가산기에서 만들어지는 특정비트의 캐리신호를 이용하여 양의 오버 플로 및 음의 오버 플로를 검출함으로써, 배럴 쉬프터의 영향을 고려하면서도 디지탈 신호 처리기의 성능에 영향을 주지 않도록 하기 위한 배럴 쉬프터와 가산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로검출방법을 제공하는 데 있다.
상기의 목적을 달성하기 위하여 본 발명은 A 데이터를 배럴시프팅하여 a2N+A(-2M≤a〈2M, 0≤A〈2N, M,N은 자연수)로 표현되는 제 1 오퍼랜드를 발생하는 배럴 쉬프터; B 데이터에 부호확장을 하여 b2N+B(b=0, -1, 0≤B〈2N)로 표현되는 제 2 오포랜드를 발생하는 부호확장기; 상기 제 1 오퍼랜드와 상기 제 2 오퍼랜드를 가산하여 가산 데이터를 발생하는 연산기; 상기 제 1 오퍼랜드의 a와 상기 제 2 오퍼랜드의 b와 상기 연산기의 N-1번째의 캐리(CN-1)를 입력하여 오버플로 발생을 체크하는 오버플로 검출기; 상기 오버플로 검출기의 출력에 응답하여, 포지티브 오버플로가 발생하여 포지티브 오버플로가 발생한 경우에는 연산결과의 유효값 중에서 최대값을 출력하고, 네가티브 오버플로가 발생한 경우에는 상기 유효값 중에서 최소값을 출력하고, 오버플로가 발생하지 않을 경우에는 상기 연산기의 가산데이터 중 유효 비트를 출력하는 출력선택기를 구비하는 것을 특징으로 한다.
또한, 본 발명의 방법은 배럴 쉬프트와 덧셈을 실행하는 연산기가 직렬로 연결된 디지털 신호처리기의 오버플로 검출방법에 있어서, A 데이터를 상기 배럴쉬프트에 의해 배럴시프팅하여 a2N+A(-2M≤a〈2M, 0≤A〈2N, M,N은 자연수)로 표현되는 제 1 오퍼랜드의 a를 취하는 단계; B 데이터에 부호확장을 하여 b2N+B(b=0, -1, 0≤B〈2N)로 표현되는 제 2 오포랜드의 b를 취하는 단계; 상기 제 1 오퍼랜드와 상기 제 2 오퍼랜드가 가산되어 발생되는 N-1번째의 캐리(CN-1)를 취하는 단계; 상기 취득된 a, b, CN-1이 (b = 0 and a > 0) or (b = -1 and a > 1) or(b = 0 and a = 0) or(b = -1 and a = 1) and (CN-1= 1)을 만족할 경우에는 포지티브 오버플로의 발생을 검출하고, (b = 0 and a < -2) or (b = -1 and a < -1) or(b = 0 and a = -2) or(b = -1 and a = -1) and (CN-1= 0)을 만족할 경우에는 네가티브 오버플로의 발생을 검출하는 단계를 구비하는 것을 특징으로 한다.
도 1은 종래의 배럴쉬프터와 연산기가 직렬로 연결된 디지털 신호처리기의 제 1 오버플로 검출방식을 설명하기 위한 도면.
도 2는 종래의 배럴쉬프터와 연산기가 직렬로 연결된 디지털 신호처리기의 제 2 오버플로 검출방식을 설명하기 위한 도면.
도 3은 본 발명에 따른 배럴쉬프터와 ALU가 직렬로 연결된 디지털 신호처리기의 오버플로 검출방식을 설명하기 위한 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
11 : 배럴 쉬프터 13 : 부호 확장기
15,150 : 포화로직 17 : 멀티플렉서(MUX)
ALU : 연산기
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
도 3은 본 발명에 따른 배럴 쉬프터와 가산기가 연결되어 있는 디지탈 신호 처리기의 일 실시예를 보인 블록도로서, 왼쪽 연산자 32비트를 입력으로 하여 40비트의 출력을 발생하는 배럴 쉬프터(11)와, 오른쪽 연산자 32비트를 입력으로 하여 40비트로 부호확장하여 출력하는 부호 확장기(13)가 구비되고, 상기 배럴 쉬프터(11)와 가산기(ALU)가 직렬로 연결되어 있으며, 상기 가산기로 입력되는 상기 배럴 쉬프터 및 부호 확장기의 출력과 가산기에서 만들어지는 특정 비트의 캐리신호(C30)로 오버 플로를 검출하여 멀티플렉서(17)를 제어하는 오버플로 검출기기(150)를 포함한다.
이때의 상기 오버플로검출기(150)은 도면에서와 같이 배럴 쉬프터(11)로부터 가산기로 입력되는 상위 9비트(31:39)와 부호 확장기(13)로부터 가산기로 입력되는 상위 1비트(31:31) 및 상기 가산기(ALU)에서 만들어져 멀티플렉서(17)로 출력되는 30번째의 캐리신호(C30)의 입력조건을 판단하여 그 입력조건에 따라 양의 오버 플로 및 음의 오버 플로를 검출할 수 있게 구성하고 있다.
이상에서와 같은 본 발명의 동작을 설명하면 다음과 같다.
먼저, 배럴 쉬프터(11)와 부호 확장기(13)를 거쳐 각각 들어오는 가산기(ALU)의 왼쪽 입력을 40 비트, 오른쪽 입력을 32 비트의 부호 확장 버전이라고 할 때, 상기 가산기(ALU)의 입력과 출력은 다음과 같이 나타낼 수 있다.
제 1 오퍼랜드 = a2N+ A
제 2 오퍼랜드 = b2N+ B
가산기의 출력 = a2N+ A + b2N+ B + carry
= (a+b)2N+ A + B + carry
여기서 각각의 변수 a, b, A, B 및 carry는
-2M≤ a < 2M
b = 0, -1
0 ≤ A < 2N
0 ≤ B < 2N
carry = 0, 1 의 값을 갖으며, 그리고 앞의 예처럼 32 비트 데이터와 40 비트 가산기(ALU)가 사용될 경우, M = 8, N = 31이 된다.
따라서 가산기(ALU)에서 양의 오버플로가 발생한다면, 가산기의 출력은
(a + b)2N+ A + B + carry ≥ 2N
의 조건을 충족시키며, 이것을 다시 쓴다면
a + b > 0 또는
a + b = 0 이고, A + B + carry ≥ 2N
의 조건을 만족한다.
그런데 여기서 b는 0 또는 -1이므로 상기의 두 조건을 만족하기 위해서는
(b = 0 이고 a > 0) 또는 (b = -1 이고 a > 1) 이거나
{(b = 0 이고 a = 0) 또는 (b = -1 이고 a = 1)} 이고 (A + B + carry ≥ 2N)의 식이 만들어질 수 있다.
이 식에서 A + B + carry ≥ 2N은 가산기(ALU)에서 만들어지는 특정 비트의 캐리신호(C30; 30 번째 carry out)가 1인 경우이므로
(b = 0 이고 a > 0) 또는 (b = -1 이고 a > 1) 이거나
{(b = 0 이고 a = 0) 또는 (b = -1 이고 a = 1)} 이고 (C30 = 1)……(식 1)
일 경우 양의 오버 플로가 된다.
상기의 (식 1)에서 a와 b는 가산기의 입력이고 위 식은 비교적 간단하므로 가산기의 연산 수행 시간동안 30번째 캐리신호(C30)를 제외한 부분을 계산할 수 있으며, 30번째 캐리신호(C30)가 나오면 바로 양의 오버 플로가 발생하였는지를 판단할 수 있게 된다.
그리고 음의 오버 플로도 이와 비슷한 방법을 사용하여 가산기의 결과를 기다리지 않고 대부분의 계산을 하는 것이 가능하다.
즉, 가산기(ALU)에서 음의 오버 플로가 발생한다면 가산기의 출력은
(a + b)2N+ A + B + carry < 2N
의 조건을 충족시키며, 이것을 다시 쓴다면
a + b < -2 또는
a + b = -2 이고 A + B + carry < 2N
의 조건을 만족한다.
그런데 여기서 b는 0 또는 -1이므로 상기의 두 조건을 만족하기 위해서는
(b = 0 이고 a < -2) 또는 (b = -1 이고 a < -1)이거나
{(b = 0 이고 a = -2) 또는 (b = -1 이고 a = -1)} 이고 (A + B + carry < 2N)의 식이 만들어질 수 있다.
이 식에서 A + B + carry < 2N은 가산기(ALU)에서 만들어지는 특정 비트의 캐리신호(C30; 30 번째 carry out)가 0인 경우이므로
(b = 0 이고 a < -2) 또는 (b = -1 이거 a < -1)이거나
{(b = 0 이고 a = -2) 또는 (b = -1 이고 a = -1)} 이고 (c30 = 0 )……(식 2)
일 경우 음의 오버 플로가 된다.
이와 같은 방법을 사용하여 디지탈 신호 처리기의 성능을 열화시키지 않으면서 배럴 쉬프터를 고려한 오버플로검출기을 구현할 수 있게 된다.
이상에서와 같은 본 발명에 의하면 가산기의 입력과 특정 캐리신호를 이용하여 양의 오버 플로 및 음의 오버 플로를 검출하여 오버플로검출기을 제어함으로써, 디지탈 신호 처리기의 성능을 열화시키지 않으면서도 배럴 쉬프터의 영향을 고려하여 오버플로검출기를 실현할 수 있는 유용함이 있다.

Claims (4)

  1. A 데이터를 배럴시프팅하여 a2N+A(-2M≤a〈2M, 0≤A〈2N, M,N은 자연수)로 표현되는 제 1 오퍼랜드를 발생하는 배럴 쉬프터; B 데이터에 부호확장을 하여 b2N+B(b=0, -1, 0≤B〈2N)로 표현되는 제 2 오포랜드를 발생하는 부호확장기; 상기 제 1 오퍼랜드와 상기 제 2 오퍼랜드를 가산하여 가산 데이터를 발생하는 연산기; 상기 제 1 오퍼랜드의 a와 상기 제 2 오퍼랜드의 b와 상기 연산기의 N-1번째의 캐리(CN-1)를 입력하여 오버플로 발생을 체크하는 오버플로 검출기; 상기 오버플로 검출기의 출력에 응답하여, 포지티브 오버플로가 발생하여 포지티브 오버플로가 발생한 경우에는 연산결과의 유효값 중에서 최대값을 출력하고, 네가티브 오버플로가 발생한 경우에는 상기 유효값 중에서 최소값을 출력하고, 오버플로가 발생하지 않을 경우에는 상기 연산기의 가산데이터 중 유효 비트를 출력하는 출력선택기를 구비하는 것을 특징으로 하는 디지털 신호처리기.
  2. 제 1 항에 있어서, 상기 오버플로 검출기는 (b = 0 and a > 0) or (b = -1 and a > 1) or(b = 0 and a = 0) or(b = -1 and a = 1) and (CN-1= 1)을 만족할 경우에 포지티브 오버플로의 발생을 검출하는 것을 특징으로 하는 디지털 신호처리기.
  3. 제 1 항에 있어서, 상기 오버플로 검출기는 (b = 0 and a < -2) or (b = -1 and a < -1) or(b = 0 and a = -2) or(b = -1 and a = -1) and (CN-1= 0)을 만족할 경우에 네가티브 오버플로의 발생을 검출하는 것을 특징으로 하는 디지털 신호처리기.
  4. 배럴 쉬프트와 덧셈을 실행하는 연산기가 직렬로 연결된 디지털 신호처리기의 오버플로 검출방법에 있어서, A 데이터를 상기 배럴쉬프트에 의해 배럴시프팅하여 a2N+A(-2M≤a〈2M, 0≤A〈2N, M,N은 자연수)로 표현되는 제 1 오퍼랜드의 a를 취하는 단계; B 데이터에 부호확장을 하여 b2N+B(b=0, -1, 0≤B〈2N)로 표현되는 제 2 오포랜드의 b를 취하는 단계; 상기 제 1 오퍼랜드와 상기 제 2 오퍼랜드가 가산되어 발생되는 N-1번째의 캐리(CN-1)를 취하는 단계; 상기 취득된 a, b, CN-1이 (b = 0 and a > 0) or (b = -1 and a > 1) or(b = 0 and a = 0) or(b = -1 and a = 1) and (CN-1=1)을 만족할 경우에는 포지티브 오버플로의 발생을 검출하고, (b = 0 and a < -2) or (b = -1 and a < -1) or(b = 0 and a = -2) or(b = -1 and a = -1) and (CN-1=0)을 만족할 경우에는 네가티브 오버플로의 발생을 검출하는 단계를 구비하는 것을 특징으로 하는 디지털 신호 처리기의 오버플로 검출방법.
KR1019970001122A 1997-01-16 1997-01-16 배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법 KR100236533B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970001122A KR100236533B1 (ko) 1997-01-16 1997-01-16 배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법
US08/904,654 US5907498A (en) 1997-01-16 1997-08-01 Circuit and method for overflow detection in a digital signal processor having a barrel shifter and arithmetic logic unit connected in series
TW086113031A TW358917B (en) 1997-01-16 1997-09-09 A circuit and method for overflow detection in a digital signal processor having a barrel shifter and arithmetic logic unit connected in series
DE19748484A DE19748484B4 (de) 1997-01-16 1997-11-03 Schaltung und Verfahren zur Überlauferfassung bei einem digitalen Signalprozessor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970001122A KR100236533B1 (ko) 1997-01-16 1997-01-16 배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법

Publications (2)

Publication Number Publication Date
KR19980065904A KR19980065904A (ko) 1998-10-15
KR100236533B1 true KR100236533B1 (ko) 2000-01-15

Family

ID=19494824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970001122A KR100236533B1 (ko) 1997-01-16 1997-01-16 배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법

Country Status (4)

Country Link
US (1) US5907498A (ko)
KR (1) KR100236533B1 (ko)
DE (1) DE19748484B4 (ko)
TW (1) TW358917B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2772946B1 (fr) * 1997-12-23 2004-01-30 Sgs Thomson Microelectronics Procede de determination d'un depassement de format du resultat d'une operation arithmetique realisee sur deux operandes
US7206800B1 (en) * 2000-08-30 2007-04-17 Micron Technology, Inc. Overflow detection and clamping with parallel operand processing for fixed-point multipliers
US6912560B2 (en) * 2000-12-08 2005-06-28 Agere Systems, Inc. Adder with improved overflow flag generation
EP1387259B1 (en) * 2002-07-31 2017-09-20 Texas Instruments Incorporated Inter-processor control
EP1503280A1 (en) * 2003-07-30 2005-02-02 Texas Instruments Incorporated Saturated arithmetic in a processing unit
AT413895B (de) * 2003-09-08 2006-07-15 On Demand Informationstechnolo Digitale signalverarbeitungseinrichtung
US20050278505A1 (en) * 2004-05-19 2005-12-15 Lim Seow C Microprocessor architecture including zero impact predictive data pre-fetch mechanism for pipeline data memory
US7454455B2 (en) * 2004-06-07 2008-11-18 International Business Machines Corporation Apparatus, and system, for efficient and reliable computation of results for mathematical functions
US8209366B2 (en) * 2005-02-28 2012-06-26 Hitachi Global Storage Technologies Netherlands B.V. Method, apparatus and program storage device that provides a shift process with saturation for digital signal processor operations
US20070005676A1 (en) * 2005-06-29 2007-01-04 Henry Matthew R Simple and amended saturation for pipelined arithmetic processors
US20070074007A1 (en) * 2005-09-28 2007-03-29 Arc International (Uk) Limited Parameterizable clip instruction and method of performing a clip operation using the same
KR101471227B1 (ko) * 2010-05-28 2014-12-10 충북대학교 산학협력단 일진법 수의 데이터 처리 장치 및 이를 이용한 연산 방법
US9449607B2 (en) * 2012-01-06 2016-09-20 Qualcomm Incorporated Systems and methods for detecting overflow
US9478312B1 (en) 2014-12-23 2016-10-25 Amazon Technologies, Inc. Address circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1244955A (en) * 1985-05-17 1988-11-15 Yuichi Kawakami Processing circuit capable of raising throughput of accumulation
US5231600A (en) * 1990-04-19 1993-07-27 Bull Hn Information Systems Inc. Overflow detector for anticipating producing invalid operands resulting from performing shift operations on such operands
JP2894015B2 (ja) * 1991-06-28 1999-05-24 日本電気株式会社 桁あふれ検出方法および回路
JP3487903B2 (ja) * 1993-11-12 2004-01-19 松下電器産業株式会社 演算装置及び演算方法
FR2718864B1 (fr) * 1994-04-19 1996-05-15 Sgs Thomson Microelectronics Dispositif de traitement numérique avec instructions de recherche du minimum et du maximum.
JP2789577B2 (ja) * 1995-02-07 1998-08-20 日本電気株式会社 加算オーバフロ検出回路

Also Published As

Publication number Publication date
DE19748484B4 (de) 2010-10-07
DE19748484A1 (de) 1998-07-23
US5907498A (en) 1999-05-25
TW358917B (en) 1999-05-21
KR19980065904A (ko) 1998-10-15

Similar Documents

Publication Publication Date Title
KR100236533B1 (ko) 배럴 쉬프터와 산술논리 연산기가 연결되어 있는 디지탈 신호 처리기 및 그 오버플로 검출방법
JPH0542011B2 (ko)
US5341319A (en) Method and apparatus for controlling a rounding operation in a floating point multiplier circuit
US5889689A (en) Hierarchical carry-select, three-input saturation
JPH0823811B2 (ja) ３オペランド演算論理機構におけるオーバーフローを決定する方法及び算術上のオーバーフローを検出する機構
US7428567B2 (en) Arithmetic unit for addition or subtraction with preliminary saturation detection
US5920493A (en) Apparatus and method to determine a most significant bit
US7120661B2 (en) Bit exactness support in dual-MAC architecture
JPH04350724A (ja) シフト量検出回路
Vassiliadis et al. Brief communication Condition code predictor for fixed-point arithmetic units
US6631393B1 (en) Method and apparatus for speculative addition using a limited carry
KR100252766B1 (ko) 고속으로 동작하는 스티키 신호 생성기
US6519620B1 (en) Saturation select apparatus and method therefor
KR100457040B1 (ko) 곱셈 누산 명령을 이용한 데이터 처리 장치 및 방법
JP2002366346A (ja) プロセッサ、演算装置及び演算方法
JP3310316B2 (ja) 演算装置
US20050210089A1 (en) Saturating shift mechanisms within data processing systems
EP0780759A1 (en) Elimination of math overflow flag generation delay in an alu
JPH0479014B2 (ko)
US20070180016A1 (en) Method of operand width reduction to enable usage of narrower saturation adder
JP3522387B2 (ja) パイプライン演算装置
KR20010091260A (ko) 데이터 프로세싱 시스템의 익스포넌트 유닛
Phillips et al. Result equal zero predictor for 3-1 interlock collapsing ALUs
JP3110072B2 (ja) 事前正規化回路
JP3272033B2 (ja) 張り付け機能付きシフタ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee