KR960003624B1 - 데이타 압축회로 - Google Patents

Abstract

내용 없음.

Description

데이타 압축회로

제1도는 본 발명의 회로도.

제2도는 데이타 압축 변환 형태도.

* 도면의 주요부분에 대한 부호의 설명

11 : A/D 변환기 12,28 : 쉬프트 레지스터

13,24,25 : 래치 14 : 플립플롭

15 : 익스클루시브 오아게이트 16 : 펄스 발생부

17 : 카운터 18,20 : 인버터

21-13 : 멀티 플렉서

본 발명의 데이타 압축회로에 관한 것으로, 특히 디지탈 오디오테이프 레코더의 모드중 4채널모드 및 롱플레이 모드에 대응되는 데이타 비트로 압축할 수 있는 회로에 관한 것이다.

일반적으로 디지탈 오디오테이프 레코더(Digital Audio Tape Recorder : 이하 DAT라 칭함)의 모드는 6가지가 결정되어 있으며, 이중에서 샘플링 주파수(Sampling freqency) 32KHZ의 롱플레이 모드(long play mode)와, 32KHZ-4채널모드가 있다. 상기 32KHZ -롱플레이 모드는 옵션 모드(option mode)에 서 샘플링 주파수가 32KHZ이지만 양자화 비트수를 12비트로 압축하므로서, 샘플링 주파수가 48KHZ인 표준모드의 2시간을 롱플레이 모드의 최대 4시간으로 확장할 수 있다. 즉 48KHZ-16비트의 표준모드와 32KHZ-12비트의 롱플레이 모드에 대한 정보량을 비교하여 보면, 1채널당 48KHZ×16비트=768K비트/sec=2×32KHZ×12비트가 되어 2배의 장시간 기록이 가능해진다. 또한 샘플링 주파수가 32KHZ의 4채널 모드에서는 12비트의 비직선 양자화(non linear quantization)로 인해 줄어든 정보량을 채널수 확대에 이용하는 모드이다.

따라서 본 발명의 목적은 DAT에서 표준모드의 16비트 데이타를 4채널 모드 또는 롱플레이 모드에 대응되는 12비트로 압축할 수있는 회로를 제공함에 있다.

이하 본 발명은 도면을 참조하여 상세히 설명한다.

제1도는 본 발명에 따른 데이타 압축 회로도로서, 입력되는 아날로그 신호를 16비트 디지탈 데이타로 변환하는 A/D 변환기(11)와, 상기 A/D 변환기(11)의 출력을 제1클럭(CK1)에 의해 직렬 저장하는 쉬프트 레지스터(12)와, 상기 쉬프트 레지스터(12)에서, 16비트 데이타를 저장완료시 제3클럭에 의해 하위 8비트 데이타를 저장하는 래치(13)와, 상기 쉬프트 레지스터(14)의 출력중 MSB신호를 제2클럭에 의해 1샘플주기동안 유지시키는 플립플롭(14)와, 상기 플립플롭(14)와 쉬프트 레지스터(12)의 출력을 배타적으로 논리합하여 웨이트 비교신호를 발생하는 익스클루시브 오아게이트(15)와, 상기 웨이트 비교 신호에 의해 상위 3비트 데이타를 결정하기 위한 펄스신호를 발생하는 펄스생성부(16)와, 상기 제1클럭을 0-7까지 계수하는 카운터(17)와, 상기 카운터(17)의 출력을 a1-a3 단자로 입력하는 동시에 인버터(18-20)를 통해 b1-b3단자로 입력하며, 상기 MSB신호의 상태에 따라 선택 출력하는 멀티플렉서(21-23)와, 상기 멀티플렉서(21-23)의 출력을 상기 펄스생성부(16)의 출력에 의해 상위 3비트 데이타로 저장하는 래치(24)와, 상기 플립플롭(14)의 MSB신호, 래치(24)의 상위 3비트 데이타 및 래치(13)의 하위 8비트 데이타를 제4클럭(CK4)에 의해 저장하는 래치(25)와, 상기 래치(25)의 출력을 입력하여 제5클럭(CK5)에 의해 직렬 출력하는 쉬프트 레지스터(26)로 구성된다.

제2도는 DAT에서 직선양자화의 16비트 데이타를 비직선 양자화의 12비트 데이타를 변환하는 테이블이다.

상술한 구성에 의거 본 발명을 제1도 및 제2도를 참조하여 상세히 설명한다.

DAT에서 표준모드의 16비트 데이타를 홈플레이 모드 또는 4채널 모드의 12비트로 데이타 압축할시 비직선 양자화 방식을 채용하고 있다. 상기 비직선 양자화 방식이란, 양자화 하고자 하는 신호레벨이 큰 경우에는 양자화 스텝(quamtization stop)을 크게하고, 신호레벨이 작을 경우에는 양자화 스텝을 작게하여 세밀하게 양자화하는 방식을 말한다. 상기와 같은 비직선 양자화 방식을 사용하면, 양자화 스텝수를 크게 줄일 수 있다.

제2도는 DAT에서 채용하고 있는 16비트의 데이타를 12비트로 압축하는 비직선 양자화의 규칙으로서, 작은 신호에 대해서는 16비트의 직선 양자화 방식과 동일하게 양자화 시키지만, 큰 신호에 대해서는 최대 6비트분의 데이타가 변화되므로 양자화 스텝수도 크게 줄게되어, 비직선 양자화에서는 16비트 직선 양자화방식과 같은 진폭의 신호를 좋은 효율로 실현할 수 있다.

제2도에서 16비트 코드(Hexa decimal code)표현은 그라운드 레벨(ground level:0000)에서 +값의 피크치는 7FFFH(32,767)이고, -값의 피크치는 8000H(-32,768)이며, 여기서 A/D변환된 코드의 -표시는 사인표시 비트인 MSB로 나타내며, 0일때는 +로 나타내고 1일때는 -로 나타낸다.

제2도의 변환 테이블 그룹관계를 살펴보면, +측은 제1-제7그룹의 7개 그룹으로 나누어져 있고, -측은 제11그룹-제17그룹의 7개 그룹으로 나누어져 있다.

먼저 MSB가 0인 +축의 그룹(제1-제7그룹) 관계를 살펴보면, 제1그룹(7FFFH-4000H)은 MSB 바로 다음의 첫번째 웨이트(weight)에서 MSB와 다른 상태(MSB가 “0”이고 2번째 비트가 “1”가 표현됨)가 발생되는 경우이며, 제2그룹(3FFFH-2000H)은 MSB의 두번째 웨이트에서 MSB와 다른 상태가 발생되는 경우이고, 제3그룹(1FFFH-1000H)은 MSB의 세번째 웨이트에서 MSB와 다른 상태가 발생되는 경우순으로 하기(표 1)와 같이 나누어진다.

[표 1]

두번째로 MSB신호가 “1”인 -측의 그룹(제1그룹-제17그룹) 관계를 살펴보면, 제1그룹(8000H-BFFFH)은 MSB 바로 다음의 웨이트에서 MSB 두번째 웨이트에서 “0”가 발생하는 경우이고, 제13그룹(E000H-EFFFH)은 MSB 세번째 웨이트에서 “0”가 발생하는 경우의 순으로 하기 (표 2)와 같이 나누어진다.

[표 2]

또한 상기 제2도의 변환 테이블에서 착안해야될 점은 16비트 데이타를 12비트로 압축하는 경우에는 하위 8비트는 그대로 존재한다는 것을 유의해야 한다. 상기와 같은 제2도의 비작선양자화 규칙을 만족하여 16비트 데이타를 12비트로 변환하는 방식을 구체적으로 제시하는 회로가 제1도의 회로도이다. 먼저 아날로그입력신호(Analog In Signal : AI)는 A/D변환기(11)에 의해 16비트의 데이타로 변환되며, 출력은 MSB(D15)가 먼저 출력된다. 상기 A/D변환기(11)를 출력하는 16비트 데이타는 데이타 클럭인(CK1)에 의해 16비트 쉬프트 레지스터(12)로 차례대로 저장된다. 상기 제1클럭(CK1)에 의해 16비트의 데이타가 모두 쉬프트 레지스터(12)에 저장 완료되면, 래치(13)는 상기 쉬프트 레지스터(12)의 출력중 하위 8비트 데이타(D7-D0)를 제3클럭(CK3)에 의해 래치 출력하는데, 이는 16비트의 데이타가 12비트의 데이타로 압축된 후에도 하위 8비트 데이타 (D7-D0)는 그대로 존재하므로, 하위 8비트 데이타(D7-D0)를 유지시키기 위함이다.

한편 상기 쉬프트 레지스터(12)를 출력하는 MSB비트(D15)는 MSB만을 캐치하기 위한 제2클럭(CK2)에 의해 플립플롭(14)를 출력하는데, 상기 플립플롭(14)을 출력하는 MSB출력(D15)는 웨이트 비교를 수행하는 익그클루시브 오아게이트(15) 및 멀티플렉서(21-23)의 선택단자로 인가된다.

이때 상기 플립플롭(14)의 MSB출력(D15)는 제2클럭(CK2)에 의해 1샘플 주기의 처리 완료시까지 유지된다.

상기 익스클루시브 오아게이트(15)는 상기 플립플롭(14)의 출력과 상기 쉬프트 레지스터(12)의 출력을 입력하여 웨이트를 비교한다. 즉 MSB(D15)가 “0”상태이면, 상기(표 1)에 도시된 바와 같이 상태와 다른 상태인 “1”이 발생되는 최초의 웨이트에서 출력을 발생하며, MSB가 “1”상태이면 상기(표 2)에 도시된 바와 같이 “0”가 발생되는 최초 웨이트에서 출력을 발생한다.

상기 익스클루시브 오아게이트(15)를 출력하는 웨이트 신호는 펄스생산부(16)로 인가되는데, 상기 펄스생성부(16)는 상기 웨이트 신호에 따라 12비트 압축 데이타중 MSB를 제외한 상위 3비트 데이타를 선택하는 신호를 발생한다. 즉 상기 펄스생성부(16)는 웨이트 신호에 의해 SMB(D15)를 제외한 상위 7비트 데이타(D14-D8)를 3비트 데이타로 압축하기 위한 제어신호를 발생한다.

한편 3비트 카운터(17)은 상기 제1클럭(CK1)을 0-7까지 계수하며, 상기 카운터(17)출력은 멀티플렉서(21-23)의 a1-a3 입력단자에 인가되는 동시에 인버터(18-20)를 통해 반전되어 멀티플렉서(21-23)의 b1-b3 입력단자에 인가된다. 상기 멀티플렉서(21-23)의 선택신호는 전술한 바와 같이, 플립플롭(14)을 출력하고 있는 MSB 신호이므로, MSB가 “0”상태이면 입력단 a1-a3가 선택되고, MSB가 “1”상태이면 입력단 b1-b3가 선택된다. 이는 사인 비트 인 MSB(D15)가 “0”인 경우에는 상기 카운터(17)의 업 카운트 신호를 상위 3비트 신호로 사용할 수 있도록 선택하고, “1”인 경우에는 다운카운트 신호를 상위 3비트로 사용할 수 있도록 선택하기 위함이다. 따라서 멀티플렉서(21-23)는 MSB가 “0”상태일시 업카운트되는 신호를 선택 출력하고, “1”상태일시에는 다운 카운트되는 신호를 선택 출력하게 된다.

상기 멀티플렉서(21-23)의 출력은 래치(24)로 인가되는데, 래치(24)는 상기 신호를 선 펄스생성부(16)에서 발생하는 상위 3비트 선택신호에 의해 그 당시의 카운트 값을 래치하게 된다. 즉, 카운트(17)는 000-111까지 카운트하며, 멀트플렉서(21-23)은 MSB의 상태에 따라 상기 카운터(17)의 출력 또는 반전출력을 선택하게 되며, 웨이트 비교신호에 따라 상위 3의 선택신호를 발생하는 펄스생성부(16)의 출력에 의해 래치(24)는 그 시점에서의 멀티플렉서(21-23)의 출력을 저장하게 된다. 따라서 상기 펄스생성부(16)는 웨이트가 1일시 상기 카운터(17)에서 “111”를 출력할때 상기 3비트 선택 펄스를 발생하며, 웨이트가 2일시 카운터(17)에서 “110”을 출력할때 3비트 선택 펄스를 발생하며, 이하 웨이트들도 동일한 방법에 의해 하기(표 3)과 같이 3비트 선택 펄스를 발생한다.

[표 3]

상기 (표 3)에 도시된 바와 같이 멀티플렉서(21-23)의 입력 선택은 MSB비트에 의해 선택되고, 웨이트 비교신호에 따른 펄스생성부(16)의 3비트 선택펄스에 의해 래치(24)는 그 시점에서 발생되는 상기 3비트 카운터 출력을 저장하는것이다.

상기 플립플롭(14)의 MSB출력, 상기 래치(24)의 상기 3비트 데이타출력 및 상기 래치(13)의 하위 8비트 데이타 출력을 입력하는 래치(25)는 제4클럭(CK4)에 의해 12비트의 압축데이타를 래치 출력하게 되며, 쉬프트 레지스터(26)는 상기 래치(25)의 출력을 입력하여 쉬프트 클럭인 제5클럭(CK5)에 의해 압축된 12비트의 직렬 데이타로 출력한다.

상술한 바와 같이 DAT에서 4채널 기록이나 롱플레이 모드 기록시 16비트의 데이타를 12비트로 압축하여 기록할 수 있으므로서, 기록매체에 많은 정보량을 기록할 수 있으며, 비직선 양자화 방식을 사용하여 압축하므로 16비트 직선 양자화 시와 같은 진폭의 신호를 좋은 효율로 압축할 수 있는 이점이 있다.

Claims (1)

1. DAT의 16비트 데이타를 12비트 데이타로 압축하는 회로에 있어서, 16비트의 데이타를 제1클럭에 의해 직렬 저장하는 쉬프트 레지스터와, 상기 쉬프트 레지스터의 하위 8비트 데이타를 제3클럭에 의해 저장하는 래치와, 상기 쉬프트 레지스터의 MSB출력을 제2클럭에 의해 1샘플주기 동안 유지시키는 동시에 웨이트 비교신호를 발생하며, 웨이트 비교신호의 상태에 의해 상위 3비트 선택신호를 발생하는 수단과, 상기 제1클럭을 상기 MSB신호의 상태에 따라 업/다운 카운트하며, 상기 3비트 선택신호에 의해 해당 시점의 카운트 신호를 상위 3비트 데이타로 저장하는 수단과, 상기 MSB, 3비트 및 하위 8비트 데이타를 압축 데이타로 출력하는 수단으로 구성됨을 특징으로 하는 데이타 압축 회로.

Images