KR920007196A - 반도체 기억장치 및 그의 제조방법 - Google Patents

반도체 기억장치 및 그의 제조방법 Download PDF

Info

Publication number
KR920007196A
KR920007196A KR1019910007556A KR910007556A KR920007196A KR 920007196 A KR920007196 A KR 920007196A KR 1019910007556 A KR1019910007556 A KR 1019910007556A KR 910007556 A KR910007556 A KR 910007556A KR 920007196 A KR920007196 A KR 920007196A
Authority
KR
South Korea
Prior art keywords
peripheral circuit
memory cell
memory device
manufacturing
mos transistor
Prior art date
Application number
KR1019910007556A
Other languages
English (en)
Inventor
이규필
박용직
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to JP3268571A priority Critical patent/JPH06342891A/ja
Publication of KR920007196A publication Critical patent/KR920007196A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

내용 없음

Description

반도체 기억장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 기억장치의 단면도.
제3도는 본 발명에 따른 반도체 기억장치의 제조공정수순을 보인 일실시예도.

Claims (10)

  1. 동일 반도체 기판상에 메모리 셀 어레이 영역과 이와 관련한 주변회로부가 형성되는 반도체 기억장치의 제조 방법에 있어서, 상기 메모리 셀 어레이 영역상에 캐패시터 및 MOS 트랜지스터로 된 메모리 셀의 트랜지스터 게이트 산화막을 소정의 두께로 형성시키는 단계와, 상기 과정후 주변회로부에 대해서 반도체 기판위에 적층된 유전막을 부분 식각을 행하여 상기 메모리 셀 내의 MOS트랜지스터 게이트 유전막의 두께보다 상대적으로 얇게 하여 주변회로를 구성하는 단계로 이루어져 동작 바이어스 전압/전류에 대해 안정하게 동작하고 동시에 주변회로의 고 수행 능력이 발휘되도록 한 것을 특징으로 하는 반도체 기억장치의 제조방법.
  2. 제1항에 있어서, 상기 메모리 셀 또는/그리고 주변회로부의 MOS트랜지스터 게이트 유전막은 SiO2이거나, 또는 SiO2와 Si2N4그리고 /또는 ONO층의 적층으로 형성됨을 특징으로 하는 반도체 기억장치의 제조방법.
  3. 제1항에 있어서, 상기 메모리 셀 또는/그리고 주변회로부의 MOS트랜지스터 게이트 유전막의 두께는 각각 160Å 내지는 240Å, 130Å 내지는 180Å인 것을 특징으로 하는 반도체 기억장치의 제조방법.
  4. 동일 기판상에 메모리셀 어레이 영역과 이와 관련한 주변회로부가 형성되는 반도체 기억장치의 제조방법에 있어서, 상기 메모리 셀 어레이 영역내의 형성된 MOS트랜지스터의 게이트 유전막의 형성을 위해 이 영역에 대해서만 반도체 기판상에 적층되는 산화막을 소정두께로 한정하여 소자를 형성하는 메모리 셀 형성단계와 상기의 과정에 이어 주변회로부에 대해서만 반도체 기판상의 적층되는 유전막의 두께를 상기의 유전막 두께보다 얇게 형성한 후 주변회로부를 형성시키는 단계로 이루어짐을 특징으로 하는 반도체 기억장치의 제조방법.
  5. 제4항에 있어서, 상기 메모리 셀 또는/그리고 주변회로부의 MOS트랜지스터 게이트 유전막은 SiO2이거나, 또는 SiO2와 Si3N4그리고/ 또는 SiO2의 다층으로 형성됨을 특징으로 하는 반도체 기억장치의 제조방법.
  6. 제4항에 있어서, 상기 메모리 셀 또는/그리고 주변회로부의 MOS트랜지스터 게이트 유전막의 두께는 각각 160Å 내지는 240Å, 130Å이거나 180Å인 것을 특징으로 하는 반도체 기억장치의 제조방법.
  7. 동일 반도체 기판상에 메모리 셀 어레이 영역과 이에 관련한 주변회로부가 형성되는 반도체 기억장치의 제조 방법에 있어서, 상기 주변회로부에 대해서만 반도체 기판상에 적층되는 게이트 유전막을 형성한 후, 소자를형성하는 단계와, 상기의 과정에 이어 메모리 셀 어레이 영역에 대해서만 반도체 기판상에 게이트 유전막을 상기의 게이트 유전막 두께보다 상대적으로 두껍게 한정하여 소자를 형성하는 단계로 이루어짐을 특징으로 하는 반도체 기억장치의 제조방법.
  8. 제7항에 있어서, 상기한 소자의 게이트 유전막은 SiO2, 이거나 또는 SiO2와 Si3N4와의 적층으로 형성됨을 특징으로 하는 반도체 기억장치의 제조방법.
  9. 제7항에 있어서, 상기한 소자의 게이트 유전막 두께는 메모리 셀 어레이에 대해서 160Å 내지는 240Å이며, 주변회로부에 대해서 130Å 내지는 180Å인 것을 특징으로 하는 반도체 기억장치의 제조방법.
  10. 동일 반도체 기판상에 캐패시터 및 MOS트랜지스터로 구성되는 메모리 셀 어레이 영역과 이와 관련하고 MOS트랜지스터를 포함하여 구성되는 주변회로부로 일체 형성되는 반도체 기억장치에 있어서, 메모리 셀의 MOS트랜지스터 게이트의 유전층의 두께는 주변회로부의 MOS트랜지스터 게이트의 유전층의 두께보다 두껍게 형성된 것을 특징으로 하는 반도체 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910007556A 1990-09-20 1991-05-10 반도체 기억장치 및 그의 제조방법 KR920007196A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3268571A JPH06342891A (ja) 1990-09-20 1991-09-20 揮発性半導体記憶装置及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR900014962 1990-09-20
KR90-14962 1990-09-20

Publications (1)

Publication Number Publication Date
KR920007196A true KR920007196A (ko) 1992-04-28

Family

ID=67432754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910007556A KR920007196A (ko) 1990-09-20 1991-05-10 반도체 기억장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR920007196A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001827A (ko) * 2001-06-28 2003-01-08 삼성전자 주식회사 이중 게이트 산화막을 갖는 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030001827A (ko) * 2001-06-28 2003-01-08 삼성전자 주식회사 이중 게이트 산화막을 갖는 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
KR970054137A (ko) 반도체 메모리 셀 구조 및 그 제조방법
KR920008929A (ko) 반도체 기억장치와 그 제조방법
US20020036314A1 (en) Semiconductor memory device
KR920007196A (ko) 반도체 기억장치 및 그의 제조방법
JPS5856263B2 (ja) 半導体装置の製造方法
JPH01100960A (ja) 半導体集積回路装置
KR910019240A (ko) 반도체기억장치 및 그 제조방법
JPH01273347A (ja) 半導体装置
KR0166809B1 (ko) 메모리 셀 커패시터 제조방법
KR920015566A (ko) 메모리 셀 제조방법
KR960015940A (ko) 반도체소자의 캐패시터 제조방법
KR920020721A (ko) 고속 초고집적 반도체 메모리의 제조방법
KR970053889A (ko) 캐패시터 제조 방법
JP2000100963A (ja) 半導体装置の製造方法
KR20070002518A (ko) 듀얼 게이트 산화막 형성방법
KR920005324A (ko) 반도체 장치 및 그 제조 방법
KR930011236A (ko) 반도체 기억장치의 적층캐패시터 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR970004017A (ko) 스태틱 랜덤 억세스 메모리소자 및 그 제조방법
KR920001639A (ko) 앤-모스 셀의 고집적 기억소자 제조방법
KR920015536A (ko) 디램셀의 스택커패시터 제조방법
KR960012479A (ko) 반도체 소자용 캐패시터 및 그 제조 방법
KR930001424A (ko) 반도체 dram 소자의 캐패시터 제조방법
KR970030343A (ko) 반도체 메모리소자의 전극 및 이를 형성하는 방법
KR920008936A (ko) 병렬 커패시터의 dram셀 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application