KR920007151A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR920007151A KR920007151A KR1019910015980A KR910015980A KR920007151A KR 920007151 A KR920007151 A KR 920007151A KR 1019910015980 A KR1019910015980 A KR 1019910015980A KR 910015980 A KR910015980 A KR 910015980A KR 920007151 A KR920007151 A KR 920007151A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- semiconductor device
- metal
- manufacturing
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 29
- 238000004519 manufacturing process Methods 0.000 title claims 12
- 238000000034 method Methods 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims 23
- 239000002184 metal Substances 0.000 claims 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 18
- 229910052710 silicon Inorganic materials 0.000 claims 18
- 239000010703 silicon Substances 0.000 claims 18
- 239000011248 coating agent Substances 0.000 claims 12
- 238000000576 coating method Methods 0.000 claims 12
- 229910021332 silicide Inorganic materials 0.000 claims 9
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 9
- 238000010438 heat treatment Methods 0.000 claims 7
- 239000000463 material Substances 0.000 claims 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 6
- 239000000758 substrate Substances 0.000 claims 6
- 238000009792 diffusion process Methods 0.000 claims 5
- 229910021341 titanium silicide Inorganic materials 0.000 claims 5
- 229910005883 NiSi Inorganic materials 0.000 claims 4
- 239000012535 impurity Substances 0.000 claims 4
- 229910005881 NiSi 2 Inorganic materials 0.000 claims 3
- 238000000151 deposition Methods 0.000 claims 3
- 238000005530 etching Methods 0.000 claims 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims 2
- 229910021334 nickel silicide Inorganic materials 0.000 claims 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims 2
- 239000010936 titanium Substances 0.000 claims 2
- 229910052719 titanium Inorganic materials 0.000 claims 2
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 claims 1
- 229910052763 palladium Inorganic materials 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 229910052720 vanadium Inorganic materials 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 관한 콘택트홀의 형상 단면도,
제3A도-C도는 본 발명의 제2실시예에 관한 콘택트홀의 매립방법을 나타내는 공정 단면도,
제4A도-D도는 본 발명의 제3실시예에 관한 콘택트홀의 매립방법을 나타내는 공정 단면도.
Claims (33)
- 반도체 기판상에 형성된 절연막, 상기 절연막 아래가 다른 깊이에 배설된 제1및 제2도전소자, 상기 절연막상에 배설된 배선수단, 상기 제1및 제2도전소자와 상기 배선 수단을 각각 접속하기 위해 형성된 제1 및 제2콘택트홀, 상기 제1 및 제2 콘택트홀을 충전하여 상기 제1 및 제2도전소자와 상기 배선수단을 전기적으로 접속하는 도전성의 충전수단, 및 상기 제1및 제2콘택트홀의 저부에서 상기 제1및 제2도전소자를 구성하는 각각의 물질과 상기 충전수단을 구성하는 물질과의 사이의 반응을 방지하는 것으로 이루어지는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 충전수단이 니켈 실리사이드막을 구비하는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 피복수단이 티탄 실리사이드막을 구비하는 것을 특징으로 하는 반도체 장치.
- 제3항에 있어서, 상기 피복수단이 티탄 나이트라이드막을 더 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 충전수단이 실리콘막을 구비하고, 상기 피복수단이 티탄 나이트라이드막을 구비하는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 상기 충전수단의 상부가 티탄 나이트라이드막에 의해 피복되는 것을 특징으로 하는 반도체 장치.
- 제6항에 있어서, 상기 충전수단이 니켈 실리사이드막을 구비하는 것을 특징으로 하는 반도체 장치.
- 제6항에 있어서, 상기 충전수단이 티탄 실리사이드막을 구비하는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 충전수단이 NiSi2막을 구비하는 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 충전수단이 NiSi막을 구비하는 것을 특징으로 하는 반도체 장치.
- 제9항에 있어서, 상기 피복수단이 티탄막 및 티탄나이트라이드막을 구비하는 것을 특징으로 하는 반도체 장치.
- 반도체 기판상에 불순물 확산층을 형성하는 공정, 상기 불순물 확산층 상에 절연막을 형성하는 공정, 상기 불순물 확산층 표면에 이르도록 상기 절연막에 콘택트홀을 형성하는 공정, 상기 콘택트홀을 포함하는 전체면 상에 도전성의 피복막 및 도전성의 충전막을 형성하는 공정과 상기 피복막이 상기 불순물 확산층을 구성하는 물질과 상기 충전막을 구성하는 물질과의 사이의 반응을 방지하는 것, 상기 콘택트홀에서 밀려나온 충전막 부분을 에칭에 의해 제거하는 공정, 및 얻어진 구조물 위에 배선층을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제12항에 있어서, 상기 충전막이 금속 실리사이드막을 구비하고, 상기 제1피복막이 금속 나이트라이드를 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제13항에 있어서, 상기 피복막을 형성한 후, 상기 콘택트홀을 포함한 전체면 상에 실리콘막 및 금속막을 형성하는 공정, 및 계속해서 열 처리에 의해 상기 실리콘막의 최소한 일부를 금속 실리사이드막으로 변화시킴으로써 상기 금속 실리사이드막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제14항에 있어서 상기 실리콘막 위에 상기 금속막이 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제15항에 있어서, 상기 실리콘막 형성후, 상기 콘택트홀에서 밀려나온 상기 실리콘막 부분을 에칭에 의해 제거하는 공정, 및 그 다음 상기 금속막을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제14항에 있어서, 상기 금속막 위에 상기 실리콘막이 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제17항에 있어서, 상기 실리콘막 위에 제2금속막이 형성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 반도체 기판상에 형성된 절연막, 상기 절연막 아래가 다른 깊이를 배설된 제1및 제2도전소자, 상기 제1및 제2도전소자에 대응해서 상기 절연막에 형성된 제1 및 제2콘택트홀 및 상기 제1및 제2콘택트홀을 저부에서 상기제1및 제2도전소자 표면을 덮는 도전성 피복수단을 구비하는 초기 구조물을 형성하는 공정, 상기 초기 구조물상에 실리콘막을 퇴적하고, 상기 제1 및 제2콘택트홀을 상기 실리콘막으로 매립하는 공정, 상기 제1및 제2 콘택트홀에서 밀려나온 상기 실리콘막 부분을 제거하는 공정, 얻어진 구조물 위에 금속막을 퇴적하는 공정, 열처리에 의해 상기 실리콘막 및 상기 금속막의 구성 물질을 반응시켜서, 상기 제1 및 제2콘택트홀 내의 실리콘막을 금속 실리사이드막으로 변화시키는 공정, 미반응 금속막을 제거하는 공정, 얻어진 구조물 위에 배선층을 형성하는 공정, 및 여기에서, 상기 피복수단이 상기 제1 및 제2도전소자를 구성하는 각각의 물질과 상기 충전수단을 구성하는 물질과의 사이의 반응을 방지하는 것으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제19항에 있어서, 상기 초기 구조물을 형성하는 공정이, 상기 반도체 기판상에 상기 제1 및 제2도전소자를 형성하는 공정, 얻어진 구조물 위에 절연막을 형성하는 공정, 에칭에 의해 상기 피복수단 표면에 이르도록 상기 절연막 제1 및 제2콘택트홀을 형성하는 공정, 및 여기에서, 상기 피복수단이 또한 에칭을 정지시키는 층으로서 기능하는 것을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제20항에 있어서, 상기 피복수단이 티탄 실리사이드막을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제19항에 있어서, 상기 초기 구조물을 형성하는 공정이, 상기 반도체 기판상에 상기 제1 및 제2도전소자를 형성하는 공정, 얻어진 구조물 위에 절연막을 형성하는 공정, 에칭에 의해 상기 제1 및 제2 도전소자 표면에 이르도록 상기 절연막이 제1 및 제2도전소자 위에 상기 피복수단을 형성하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제22항에 있어서, 상기 초기 구조물을 형성하는 공정이, 상기 반도체 기판상에 상기 제1 및 제2도전소자를 형성하는 공정, 얻어진 구조물 위에 절연막을 형성하는 공정, 에칭에 의해 상기 제1 및 제2 도전소자 표면에 이르도록 상기 절연막에 제1 및 제2 콘택트홀을 형성하는 공정, 및 얻어진 구조물 위에 상기 피복수단을 퇴적하는 공정을 구비하는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제19항에 있어서, 상기 피복수단이 티탄 나이트라이드막을 구비하는 반도체 장치의 제조방법.
- 제19항에 있어서, 상기 금속막이 금속으로 이루어지며, 그 원자가 상기 열 처리시에 상기 실리콘막내에 확산화면서 반응하고, 상기 실리콘막을 상기 금속 실리사이드막으로 변화시키는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제25항에 있어서, 상기 금속이 Ni, Co, Pt, V 및 Pd로 이루어진 군에서 선택되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제26항에 있어서, 상기 금속이 Ni로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
- 제27항에 있어서 상기 열 처리가 약 800℃에서 행해지고, 상기 금속 실리사이드막이 NiSi2에 의해 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제27항에 있어서 상기 열 처리가 약 600℃에서 행해지고, 상기 금속 실리사이드막이 NiSi에 의해 구성되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제27항에 있어서 상기 열 처리가 우선 약 600℃에서 행해지고, 상기 실리콘막의 일단 NiSi막으로 변화되면, 800℃에서 열처리가 행해져서 상기 NiSi막이 NiSi2막으로 변화되고, 이대 콘택트홀에서 밀려나온 Ni가 에칭으로 제거되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제19항에 있어서, 상기 금속막이 티탄막으로 이루어지며, 따라서, 상기 금속 실리사이드막이 티탄 실리사이드막으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제31항에 있어서, 상기 티탄 실리사이드막 상부가 티탄 나이트라이드로 피복되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제19항에 있어서, 상기 제1및 제2콘택트홀의 직경을, 상기 실리콘막이 상기 금속 실리사이드막으로 변화할 때의 체적 팽창을 팩터로서 결정하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02242508A JP3029653B2 (ja) | 1990-09-14 | 1990-09-14 | 半導体装置の製造方法 |
| JP02-242515 | 1990-09-14 | ||
| JP90-242515 | 1990-09-14 | ||
| JP90-242508 | 1990-09-14 | ||
| JP02-242508 | 1990-09-14 | ||
| JP2242515A JP3071810B2 (ja) | 1990-09-14 | 1990-09-14 | 半導体装置の製造方法 |
| JP02-255117 | 1990-09-27 | ||
| JP25511790 | 1990-09-27 | ||
| JP90-255117 | 1990-09-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007151A true KR920007151A (ko) | 1992-04-28 |
| KR960004469B1 KR960004469B1 (ko) | 1996-04-06 |
Family
ID=27333049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910015980A KR960004469B1 (ko) | 1990-09-14 | 1991-09-13 | 반도체 장치 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR960004469B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421906B1 (ko) * | 2001-05-21 | 2004-03-10 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| KR100434314B1 (ko) * | 2001-05-21 | 2004-06-05 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 |
-
1991
- 1991-09-13 KR KR1019910015980A patent/KR960004469B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100421906B1 (ko) * | 2001-05-21 | 2004-03-10 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법과 이를 이용한 액정표시장치 제조방법 |
| KR100434314B1 (ko) * | 2001-05-21 | 2004-06-05 | 엘지.필립스 엘시디 주식회사 | 다결정화 방법 및 이를 이용한 액정표시장치 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960004469B1 (ko) | 1996-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0279588B1 (en) | Contact in a contact hole in a semiconductor and method of producing same | |
| US5183782A (en) | Process for fabricating a semiconductor device including a tungsten silicide adhesive layer | |
| KR960039281A (ko) | 반도체 장치의 배선 구조 및 그 제조 방법 | |
| JPH03220751A (ja) | インターレベル・コンタクトを製造する方法、および半導体構造 | |
| KR940020531A (ko) | 콘택홀에 금속플러그 제조방법 | |
| US3424627A (en) | Process of fabricating a metal base transistor | |
| US6136692A (en) | Method for forming metal plug electrode in semiconductor device | |
| KR930009023A (ko) | 선택적 텅스텐 박막의 2단계 퇴적에 의한 콘택매립방법 | |
| JPS62112323A (ja) | 半導体面に接触を形成する方法 | |
| JPH06163578A (ja) | 接続孔形成法 | |
| KR920007151A (ko) | 반도체 장치 및 그 제조방법 | |
| KR930020561A (ko) | 반도체 집적 회로 장치의 제조방법 | |
| JPH0283978A (ja) | 半導体装置 | |
| JPH02170424A (ja) | 半導体装置の製造方法 | |
| KR19980056170A (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| KR960015794A (ko) | 반도체소자 제조방법 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| KR0156122B1 (ko) | 반도체장치의 제조방법 | |
| GB1490715A (en) | Methods of forming a conductive pattern on a supporting body | |
| KR890013738A (ko) | 집적회로 기판상의 소자들을 금속화층에 접속하는 방법 | |
| JPS63104350A (ja) | 半導体装置及びその製造方法 | |
| KR970072090A (ko) | 반도체 소자의 배선층 형성 방법 | |
| KR970052364A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR20000007410A (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| G160 | Decision to publish patent application | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20030401 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |