KR920005319A - 반도체소자의 고전압 발생회로 - Google Patents

반도체소자의 고전압 발생회로 Download PDF

Info

Publication number
KR920005319A
KR920005319A KR1019900012703A KR900012703A KR920005319A KR 920005319 A KR920005319 A KR 920005319A KR 1019900012703 A KR1019900012703 A KR 1019900012703A KR 900012703 A KR900012703 A KR 900012703A KR 920005319 A KR920005319 A KR 920005319A
Authority
KR
South Korea
Prior art keywords
vibration signal
generating means
delayed
signal
inverters
Prior art date
Application number
KR1019900012703A
Other languages
English (en)
Other versions
KR930008876B1 (ko
Inventor
오종훈
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019900012703A priority Critical patent/KR930008876B1/ko
Priority to US07/744,482 priority patent/US5196996A/en
Priority to JP3205798A priority patent/JP2518566B2/ja
Publication of KR920005319A publication Critical patent/KR920005319A/ko
Application granted granted Critical
Publication of KR930008876B1 publication Critical patent/KR930008876B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

반도체소자의 고전압 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 고전압 발생회로의 회로도,
제6도는 제5도의 회로를 구현한 N-웰상의 단면도.

Claims (8)

  1. 진동신호 발생수단으로 부터의 진동신호와 전하펌프 수단을 이용하여 전원전압(Vcc)이상의 고전압 또는 접지전압(Vss)이하의 부전압을 발생시키는 회로에 있어서, 발생수단 및 전원(Vcc)에 연결되고 있고 상기 진동신호 발생수단으로 부터의 제3진동신호(φosc23)를 입력하여 동작하는 제1클램핑 수단(51), 상기 진동신호 발생수단 및 전원에 연결되어 있고 상기 진동신호 발생수단으로 부터의 제4진동신호(φosc 24)를 입력으로 하여 동작하는 제2클램핑수잔(52), 상기 진동신호 발생수단 및 상기 제1클램핑 수단(51)의 출력단에 연결되어 있고 상기 진동신호 발생수단으로 부터의 제2진동신호(φosc 22) 입력으로 하여 동작하는 제1전하펌프수단(53), 상기 진동신호 발생수단 및 상기 제2클램핑 수단(52)의 출력단에 연결되어 있고 진동신호 발생수단으로 부터의 제1진동신호(φosc 21)입력으로 하여 동작하는 제2전하펌프수단(54)및 상기 제1 및 제2전하펌프수단(53,54)과 제1 및 제2클램핑수단(51,52)의 출력단에 입력단이 연결되고 출력단은 최종 출력단(Vpp)에 연결된 전하 전달수단(55)으로 구성되어 문턱전압손실을 제거함을 특징으로 하는 반도체 소자의 고전압 발생회로.
  2. 제1항에 있어서, 전원(Vcc)에 드레인 및 게이트가 연결되고 상기 최종출력단(Vpp)에 소오스가 연결된 다이오드형 n채널 MOSEFT(M31)로 구성된 초기상태 조절수단(56)을 더 포함함을 특징으로 하는 반도체 소자의 고전압 발생회로
  3. 제1항에 있어서, 제1 및 제2클램핑수단(51,52)은 제3 및 제4진동신호(φosc 23),(φosc 24)를 각각의 공통소오스, 드레인단으로 입력하는 캐페시터형 n채널MOSEFT(M21, M22), 전원(Vcc)에 드레인 및 게이트가 각각 연결되고 상기 n채널 MOSEFT(M21, M22)의 게이트에 소오스가 각각 연결된 다이오드형 n채널MOSEFT(M25,M26) 및 전원(Vcc)에 드레인이 각각 연결되고 상기 n채널MOSEFT(M21, M22)의 게이트에 게이트가 각가 연결되고 상기 저하펌프수단(53,54)에 소오그가 각각 n채널MOSEFT(M27, M28)로 구성되는 것을 특징으로 하는 반도체 소자의 고전압 발생회로.
  4. 제1항에 있어서, 상기 전하전달수단(55)은 상기 클램핑수단(51,52)의 출력단에 게이트 및 소오스가 크로스-커플드되어 연결되고 드레인은 상기 최종출력단(Vpp)에 연결된 p형 MOSEFT(M29, M30)로 구성되는 것을 특징으로 하는 반도체 고전압 발생회로.
  5. 제1항에 있어서, 상기 제4진동신호(φosc 24)는 상기 진동신호 발생수단으로 부터 발생되는 입력진동신호(φosc 31)를 직렬 연결된 4개의 인버터(G1 내지G4)를 통해 지연시킨 제2지연신호(62)와 직렬 연결된 6개의 인버터(G1 내지 G6)를 통해 지연시킨 제3지연신호(63)를 NAND게이트(G12)로 부정 논리곱한 신호인 것을 특징으로 하는 반도체 고전압 발생회로.
  6. 제1항에 있어서, 상기 제3진동신호(φosc 23)는 상기 진동신호 발생수단으로 부터 발생되는 입력진동신호(φosc31)를 직렬 연결된 2개의 인버터(G1, G2)를 통해 지연시킨 제1지연신호(61)와 직렬 연결된 8개의 인버터(G1 내지 G8)를 통해 지연시킨 제4지연신호(64)를 NAND게이트(G11)로 부정 논리곱한후 인버터(G9)를 통해 반전시킨 신호인 것을 특징으로 하는 반도체 고전압 발생회로.
  7. 제1항에 있어서, 상기 제2진동신호(φosc 22)는 상기 진동신호 발생수단으로 부터 발생되는 입력진동신호(φosc 31)를 직렬 연결된 2개의 인버터(G1, G2)를 통해 지연시킨 제1지연신호(61)와 직렬 연결된 8개의 인버터(G1 내지 G8)를 통해 지연시킨 제4지연신호(64)를 NOR게이트(G13)로 부정 논리곱한 신호인 것을 특징으로 하는 반도체 고전압 발생회로.
  8. 제1항에 있어서, 상기 제1진동신호(φosc 21)는 상기 진동신호 발생수단으로 부터 발생되는 입력진동신호(φosc 31)를 직렬 연결된 4개의 인버터(G1 내지G4)를 통해 지연시킨 제2지연신호(62)와 직렬 연결된 6개의 인버터(G1 내지G6)를 통해 지연시킨 제3지연신호(63)를 NOR게이트(G14)로 부정 논리곱한후 인버터(G10)를 통해 반전시킨 신호인 것을 특징으로 하는 반도체 소자의 고전압 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900012703A 1990-08-17 1990-08-17 반도체소자의 고전압 발생회로 KR930008876B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900012703A KR930008876B1 (ko) 1990-08-17 1990-08-17 반도체소자의 고전압 발생회로
US07/744,482 US5196996A (en) 1990-08-17 1991-08-13 High voltage generating circuit for semiconductor devices having a charge pump for eliminating diode threshold voltage losses
JP3205798A JP2518566B2 (ja) 1990-08-17 1991-08-16 半導体素子の高電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012703A KR930008876B1 (ko) 1990-08-17 1990-08-17 반도체소자의 고전압 발생회로

Publications (2)

Publication Number Publication Date
KR920005319A true KR920005319A (ko) 1992-03-28
KR930008876B1 KR930008876B1 (ko) 1993-09-16

Family

ID=19302435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012703A KR930008876B1 (ko) 1990-08-17 1990-08-17 반도체소자의 고전압 발생회로

Country Status (3)

Country Link
US (1) US5196996A (ko)
JP (1) JP2518566B2 (ko)
KR (1) KR930008876B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
GB9007791D0 (en) 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
KR950002726B1 (ko) * 1992-03-30 1995-03-24 삼성전자주식회사 기판전압 발생기의 전하 펌프 회로
US5412257A (en) * 1992-10-20 1995-05-02 United Memories, Inc. High efficiency N-channel charge pump having a primary pump and a non-cascaded secondary pump
DE69310134T2 (de) * 1993-02-17 1997-09-18 Cons Ric Microelettronica Ladungspumpenschaltung
US5493249A (en) * 1993-12-06 1996-02-20 Micron Technology, Inc. System powered with inter-coupled charge pumps
US5642073A (en) * 1993-12-06 1997-06-24 Micron Technology, Inc. System powered with inter-coupled charge pumps
JP2919731B2 (ja) * 1993-12-28 1999-07-19 三洋電機株式会社 負電圧発生回路
JP3102833B2 (ja) 1994-09-06 2000-10-23 株式会社 沖マイクロデザイン 昇圧回路
EP0843402B1 (en) * 1996-11-14 2002-02-27 STMicroelectronics S.r.l. BiCMOS negative charge pump
US6107863A (en) * 1997-02-03 2000-08-22 Matsushita Electric Industrial Co., Ltd. Charge pump circuit and logic circuit
US5886887A (en) * 1997-03-27 1999-03-23 Integrated Memory Technologies, Inc. Voltage multiplier with low threshold voltage sensitivity
US5933047A (en) * 1997-04-30 1999-08-03 Mosaid Technologies Incorporated High voltage generating circuit for volatile semiconductor memories
JP3720999B2 (ja) * 1999-02-18 2005-11-30 沖電気工業株式会社 入力保護回路
KR100340866B1 (ko) * 1999-12-02 2002-06-20 박종섭 고전위 발생 장치
JP2003168288A (ja) * 2001-11-29 2003-06-13 Nec Microsystems Ltd 半導体昇圧回路、昇圧電源装置
US20040100242A1 (en) * 2002-02-22 2004-05-27 Youichi Tobita Voltage generation circuit
US7719343B2 (en) 2003-09-08 2010-05-18 Peregrine Semiconductor Corporation Low noise charge pump method and apparatus
FR2864271B1 (fr) * 2003-12-19 2006-03-03 Atmel Corp Circuit de pompe a charge a rendement eleve, a faible cout
US7855591B2 (en) * 2006-06-07 2010-12-21 Atmel Corporation Method and system for providing a charge pump very low voltage applications
US7652522B2 (en) * 2006-09-05 2010-01-26 Atmel Corporation High efficiency low cost bi-directional charge pump circuit for very low voltage applications
TW200937862A (en) * 2008-02-29 2009-09-01 Holtek Semiconductor Inc Voltage multiplier circuit
US9660590B2 (en) 2008-07-18 2017-05-23 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
WO2010008586A2 (en) * 2008-07-18 2010-01-21 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8816659B2 (en) 2010-08-06 2014-08-26 Peregrine Semiconductor Corporation Low-noise high efficiency bias generation circuits and method
US8154333B2 (en) 2009-04-01 2012-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Charge pump circuits, systems, and operational methods thereof
US8686787B2 (en) 2011-05-11 2014-04-01 Peregrine Semiconductor Corporation High voltage ring pump with inverter stages and voltage boosting stages
US9413362B2 (en) 2011-01-18 2016-08-09 Peregrine Semiconductor Corporation Differential charge pump

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2821418A1 (de) * 1978-05-16 1979-11-22 Siemens Ag Taktgesteuerter gleichspannungswandler
US4559548A (en) * 1981-04-07 1985-12-17 Tokyo Shibaura Denki Kabushiki Kaisha CMOS Charge pump free of parasitic injection
JPS5815427A (ja) * 1981-07-20 1983-01-28 株式会社日立製作所 電池用電源回路
US4733108A (en) * 1982-06-28 1988-03-22 Xerox Corporation On-chip bias generator
US4628214A (en) * 1985-05-22 1986-12-09 Sgs Semiconductor Corporation Back bias generator
US4621315A (en) * 1985-09-03 1986-11-04 Motorola, Inc. Recirculating MOS charge pump
JPS6445157A (en) * 1987-08-13 1989-02-17 Toshiba Corp Semiconductor integrated circuit

Also Published As

Publication number Publication date
JPH05219721A (ja) 1993-08-27
US5196996A (en) 1993-03-23
KR930008876B1 (ko) 1993-09-16
JP2518566B2 (ja) 1996-07-24

Similar Documents

Publication Publication Date Title
KR920005319A (ko) 반도체소자의 고전압 발생회로
KR950027822A (ko) 전압레벨변환회로
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR910013734A (ko) 잡음 허용 입력 버퍼
KR900005455A (ko) 레벨 변환 기능을 갖는 출력버퍼회로
KR940017156A (ko) 제어 가능 지연 회로
KR940003011A (ko) 출력전압에 있어 전계효과트랜지스터의 한계치전압의 손실이 생기지 않는 전압발생회로
KR970078002A (ko) 전류 스파이크 억제 회로를 갖는 차분 신호 발생 회로
KR970060218A (ko) 단일의 전하 인출 트랜지스터를 갖는 논리 회로 및 이를 사용한 반도체 집적 회로
JPH0793565B2 (ja) レベル変換回路
US4649290A (en) Pulse generating circuit
KR890007286A (ko) 제어신호 출력회로
KR970019032A (ko) 신호 레벨 변환 회로(Signal Level Converting Circuit)
JPS54114056A (en) Ternary logic circuit
KR890004465B1 (en) Delay circuit for gate array
SU600734A1 (ru) Полусумматор на моп-дс транзисторах
KR970055470A (ko) 레벨 쉬프트회로
KR920013461A (ko) 반도체 메모리의 등화 발생회로
FR2352449A1 (fr) Dispositif logique a trois etats en technologie mos complementaire
KR980006900A (ko) 고속 전압 변환 회로
SU1148114A1 (ru) Логический элемент
KR970013754A (ko) 레벨 쉬프트 회로
KR970051340A (ko) 고전압 발생회로
SU1429315A2 (ru) Логический элемент ИСКЛЮЧАЮЩЕЕ ИЛИ
KR970051338A (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 17

EXPY Expiration of term