KR910021017A - BiCMOS용 출력회로 - Google Patents

BiCMOS용 출력회로 Download PDF

Info

Publication number
KR910021017A
KR910021017A KR1019900006493A KR900006493A KR910021017A KR 910021017 A KR910021017 A KR 910021017A KR 1019900006493 A KR1019900006493 A KR 1019900006493A KR 900006493 A KR900006493 A KR 900006493A KR 910021017 A KR910021017 A KR 910021017A
Authority
KR
South Korea
Prior art keywords
channel mos
terminal
transistor
mos transistor
drain
Prior art date
Application number
KR1019900006493A
Other languages
English (en)
Other versions
KR930001439B1 (ko
Inventor
유하영
김영민
현진일
Original Assignee
경상현
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경상현, 재단법인 한국전자통신연구소 filed Critical 경상현
Priority to KR1019900006493A priority Critical patent/KR930001439B1/ko
Priority to JP3100956A priority patent/JPH04230121A/ja
Priority to US07/696,220 priority patent/US5140190A/en
Publication of KR910021017A publication Critical patent/KR910021017A/ko
Application granted granted Critical
Publication of KR930001439B1 publication Critical patent/KR930001439B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H03K19/017518—Interface arrangements using a combination of bipolar and field effect transistors [BIFET]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09448—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET in combination with bipolar transistors [BIMOS]

Abstract

내용 없음

Description

BiCMOS용 출력회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본발명의 회로도, 제3도는 본 발명의 다른 실시예를 나타낸 회로도.

Claims (2)

  1. 입력노드 (N1)는 P채널 MOS트랜지스터 (M1)와 N채널 MOS트랜지스터 (M2), (M7)의 게이트단과 연결하고, 제1전원 노드 (N2)는 P채널 MOS트랜지스터 (M1), (M3), (M5)의 드레인단과 바이폴라 트랜지스터 (Q1)의 콜렉터단과 연결하고, 제2전원 노드 (N3)는 N채널 MOS트랜지스터 (M7), (M8)의 소오스단과, 바이폴라 트랜지스터 (Q2)의 에미터 및 콘덴서(Co)의 타측과 연결하고, 출력노드 (N4)는 P채널 MOS트랜지스터 (M5)의 소오스단, N채널 MOS트랜지스터 (M2), (M6)의 드레인과 두 바이폴라 트랜지스터 (Q1), (Q2)의 에미터단 콜렉터단 및 콘덴서 (Co)의 일측과 연결하고, N채널 MOS트랜지스터 (M7)의 드레인단과 연결된 P채널 NOS트랜지스터 (M1)의 소오스단은 P채널 MOS트랜지스터 (M3)의 게이드단과 N채널 MOS트랜지스터 (M4), (M8)의 게이드단 및 바이폴라트랜지스터(Q1)의 게이트단과 연결하고, 소오스단이 접지된 N채널 MOS트랜지스터(M4)의 드레인단과 연결된 P채널 MOS트랜지스터 (M3)의 소오스단은 P채널 MOS트랜지스터 (M5)의 게이트단과 N채널 MOS트랜지스터 (M6)의 게이트단과 연결하고, N채널 MOS트랜지스터 (M8)의 드레인단과 연결된 N채널 MOS트랜지스터 (M2)의 소오스만은 바이폴라 트랜지스터 (Q2)의 베이스단과 연결하여서 구성됨을 특징으로 하는 BiCMOS용 출력회로.
  2. 제1항에 있어서, 입력노드 (N1)는 P채널 MOS트랜지스터 (M1), (M5)와 N채널 MOS트랜지스터 (M2), (M6), (M7)의 게이트단과 연결하고, 제1전원노드 (N2)는 P채널 MOS트랜지스터 (M1), (M5)의 드레인다나과 바이폴라트랜지스터 (Q1)의 콜렉터단과 연결하고, 제2전원노드 (N3)는 N채널 MOS트랜지스터 (M6), (M7), (M8)의 소오스단과 바이폴라 트랜지스터 (Q2)의 에미터 및 콘덴서 (Co)의 타측과 연결하고, 출력노드 (N4)는 P채널 MOS트랜지스터(M5)의 소오스단과 N채널 MOS트랜지스터 (M2), (M6)의 드레인단과 바이폴라 트랜지스터 (Q2)의 콜렉터단과 바이폴라 트랜지스터 (Q1)의 에미터단 및 콘덴서 (Co)의 일측과 연결하고, N채널 MOS트랜지스터 (M7)의 드레인단과 접속된 P채널 MOS트랜지스터 (M1)의 소오스단은 바이폴라 트랜지스터 (Q1)의 베이스단과 N채널 MOS트랜지스터 (M8)의 게이트단과 연결하고, N채널 MOS트랜지스터 (M8)의 드레인단과 접속된 N채널 MOS트랜지스터 (M2)의 소오스단은 바이폴라 트랜지스터 (Q2)의 베이스단과 연결하여 소자의 수를 줄이도록한 BiCMOS용 출력회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019900006493A 1990-05-08 1990-05-08 BiCMOS용 출력회로 KR930001439B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019900006493A KR930001439B1 (ko) 1990-05-08 1990-05-08 BiCMOS용 출력회로
JP3100956A JPH04230121A (ja) 1990-05-08 1991-05-02 ＢｉＣＭＯＳ用出力回路
US07/696,220 US5140190A (en) 1990-05-08 1991-05-06 Output circuit for a bipolar complementary metal oxide semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900006493A KR930001439B1 (ko) 1990-05-08 1990-05-08 BiCMOS용 출력회로

Publications (2)

Publication Number Publication Date
KR910021017A true KR910021017A (ko) 1991-12-20
KR930001439B1 KR930001439B1 (ko) 1993-02-27

Family

ID=19298797

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900006493A KR930001439B1 (ko) 1990-05-08 1990-05-08 BiCMOS용 출력회로

Country Status (3)

Country Link
US (1) US5140190A (ko)
JP (1) JPH04230121A (ko)
KR (1) KR930001439B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335297A (ja) * 1991-05-09 1992-11-24 Mitsubishi Electric Corp 半導体集積回路装置のための入力バッファ回路
MY118023A (en) * 1991-10-25 2004-08-30 Texas Instruments Inc High speed, low power high common mode range voltage mode differential driver circuit
US5362997A (en) * 1992-12-16 1994-11-08 Aspen Semiconductor Corporation BiCMOS output driver
US5309042A (en) * 1993-02-08 1994-05-03 Hewlett-Packard Company Full swing BiCMOS amplifier
JP3433359B2 (ja) * 1993-06-18 2003-08-04 日本テキサス・インスツルメンツ株式会社 低電圧出力駆動回路
US5723988A (en) * 1993-10-20 1998-03-03 Texas Instruments Incorporated CMOS with parasitic bipolar transistor
EP0660523B1 (en) * 1993-12-23 1997-11-19 STMicroelectronics S.A. A combined CMOS and NPN output pull-up circuit
JP3441152B2 (ja) * 1994-04-15 2003-08-25 株式会社東芝 ＢｉＣＭＯＳ回路
US5519338A (en) * 1994-09-14 1996-05-21 Microunity Systems Engineering, Inc. Controlled slew rate output buffer
US5777510A (en) * 1996-02-21 1998-07-07 Integrated Device Technology, Inc. High voltage tolerable pull-up driver and method for operating same
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
KR101387252B1 (ko) * 2008-03-27 2014-04-18 에이저 시스템즈 엘엘시 입력/출력 인터페이스 회로, 입력/출력 인터페이스 회로를 포함하는 집적 회로, 및 입력/출력 인터페이스 회로의 전압 내성 증대 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0220922A (ja) * 1988-07-08 1990-01-24 Matsushita Electric Ind Co Ltd バイモス型論理回路
US5038057A (en) * 1990-05-29 1991-08-06 Motorola, Inc. ECL to CMOS logic translator

Also Published As

Publication number Publication date
US5140190A (en) 1992-08-18
JPH04230121A (ja) 1992-08-19
KR930001439B1 (ko) 1993-02-27

Similar Documents

Publication Publication Date Title
KR910015122A (ko) 푸시풀 캐스코드 논리회로
KR930020835A (ko) 증가-공핍 모드 캐스코드(cascode) 전류 미러
KR930001574A (ko) 내부 전원전압 발생회로
KR910003940A (ko) 반도체집적회로
KR870006728A (ko) Bimos 회로
KR910021017A (ko) BiCMOS용 출력회로
KR880001111A (ko) 반도체 집적회로
KR900010529A (ko) 전압 발생회로
KR890004501A (ko) 대칭 증폭기 부하회로 및 논리 레벨 조정용 증폭기
KR880012009A (ko) BiMOS 논리회로
KR910002127A (ko) 전원절환회로
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR890005995A (ko) 바이폴라-상보형 금속 산화물 반도체 인버터
KR910016077A (ko) 반도체집적회로
KR880011996A (ko) 차동증폭기
KR890013769A (ko) 중간전위생성회로
KR920015734A (ko) 입력 버퍼 재생 래치
KR920013891A (ko) 모노리틱 집적 파워 증폭기의 단일 이득 최종 스테이지
KR920017349A (ko) 저 저항 교류 전압원용 증폭단
KR970019085A (ko) Cmos 인버터(cmos inverter)
KR920022298A (ko) 레벨 변환 출력 회로
KR910019329A (ko) Ecl 영역으로부터 나오는 신호 검출용 bicmos 입력회로
KR910010860A (ko) 출력회로
KR930011274A (ko) 입력회로
KR910021022A (ko) 히스테리시스회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990201

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee