KR910014955A - 테스트 회로 내장 반도체 메모리 - Google Patents

테스트 회로 내장 반도체 메모리 Download PDF

Info

Publication number
KR910014955A
KR910014955A KR1019910001609A KR910001609A KR910014955A KR 910014955 A KR910014955 A KR 910014955A KR 1019910001609 A KR1019910001609 A KR 1019910001609A KR 910001609 A KR910001609 A KR 910001609A KR 910014955 A KR910014955 A KR 910014955A
Authority
KR
South Korea
Prior art keywords
data
level
amplifier
circuit
read bus
Prior art date
Application number
KR1019910001609A
Other languages
English (en)
Other versions
KR950010308B1 (ko
Inventor
다께시 미즈까미
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR910014955A publication Critical patent/KR910014955A/ko
Application granted granted Critical
Publication of KR950010308B1 publication Critical patent/KR950010308B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

내용 없음

Description

테스트 회로 내장 반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예를 도시하는 회로도, 제4도는 본 발명의 제2실시예를 도시하는 회로도, 제5도는 본 발명의 제3실시예를 도시하는 회로도.

Claims (12)

  1. 최소한 4개의 메모리 셀 어레이의 각각에 대응해서 설치되고, 기입동작시에는 기입용의 데이타를 대응하는 상기 메모리 셀 어레이로 공급하여, 독출동작시에는 대응하는 상기 메모리 셀 어레이에서 서로 상보의 레벨을 갖는 제1 및 제2데이타를 출력하는 합계에서 최소한 4개의 데이터 증폭기와, 상기 데이타 증폭기에 대해 공통으로 설치되어 상기 가입용의 데이타를 전달하는 기입버스와, 상기 데이터 증폭기에 대해 공통으로 설치된 제1 및 제2독출 버스와, 상기 데이타 증폭기로부터의 제1데이터가 모두 제1레벨인때 만이 제1및 제2레벨중의 미리 설정된 편의 레벨로 되어 그 이외인때는 다른편의 레벨로 되는 데이타를 상기 제1독출버스로 공급하는 제1논리회로와, 상기 데이타 증폭기로부터의 제2데이타가 모두 제1레벨인때 만이 상기 제1및 제2레벨중의 미리 설정된 편의 레벨로 되어 그 이이인때는 다른편의 레벨로 되는 데이타를 상기 제2독출버스로 공급하는 제2논리회로와, 상기 제1및 제2독출버스의 데이타에 의해 테스트 결과 판정신호를 출력하는 제3논리회로와, 상기 데스틀 결과 판정신호에 응답해서 상기 제1및 제2독출버스로 부터의 데이타 중의 최소한 한편을 데이타 출력단자로 전달하는 데이타 출력회로를 갖는 것을 특징으로 하는 테스터 회로 내장 반도체 메모리.
  2. 제1항에 있어서, 상기 제1논리 회로는, 대응하는 데이타 증폭기에 근접해서 설치된 복수개의 제1트랜지스터를 갖이고, 상기 제1트랜지스터의 게이트에 상기 각 데이터 증폭기로부터의 제1데이타가 각각 대응해서 공급되어, 드레인이 함께 상기 제1독출하여 버스에 접속되어, 상기 제2논리회로가, 대응하는 데이타 증폭기에 근접해서 설치된 복수개의 제2의 트랜지스터를 갖이고, 상기 제2트랜지스터의 게이트에 상기 각 데이타 증폭기로부터의 제2데이타가 각 대응해서 공급되어, 드레인이 함께 상기 제2독출버스에 접속되어 있는 테스트 회로 내장 반도체 메모리.
  3. 제2항에 있어서, 상기 데이타 증폭기가 비선택 상태일때는, 상기 제1및 제2트랜지스터를 오프상태로 하도록 상기 제1및 제2데이타의 레벨이 설정된 테스트회로 내장 반도체 메모리.
  4. 제1항에 있어서, 상기 제1 및 제2논리회로가 각각 NOR 회로로 구성된 테스트 회로 반도체 메모리.
  5. 제1항에 있어서, 상기 제1 및 제2논리회로가 각각 AND 회로로 구성된 테스트 회로 반도체 메모리.
  6. 제1항에 있어서, 상기 제1 및 제2논리회로가 각각, 타이밍 신호에 동기해서 논리 처리결과를 츨력하는 다이나믹형의 NOR 회로로 구성된 테스트 회로 내장 반도체 메모리.
  7. 제1항에 있어서, 상기 제1 및 제2논리회로가 각각, 타이밍 신호에 동기해서 논리처리 결과를 출력하는 다이나믹형의 AND회로로 구성된 테스트 회로 내장 반도체 메모리.
  8. 제1항에 있어서, 상기 제3논리회로가, 제1및 제2독출하여 버스로부터의 데이타의 테스트모드·인에블신호를 입력하는 NOR회로로 구성된 테스트 회로 내장 반도체 메모리.
  9. 제1항에 있어서, 상기 제1논리회로가, 게이트에 각 데이타 증폭기로부터의 상기 제1데이타를 각각 대응해서 입력하여 드레인을 함께 제1독출버스에 접속하여 소스를 공통 접속해서 대응하는 상기 데이타 증폭기에 근접해서 설치된 한 도전형의 복수의 제1트랜지스터와, 소스를 접지 전위점에 접속하여 드레인을 상기 각 제1트랜지스터의 각각의 소스에 접속하여서 게이트에 타이밍신호를 입력하는 한 도전형의 제2트랜지스터와, 소스를 전원 공급단자에 접속하여 드레인을 상기 제1독출버스에 접속하여 게이트에 상기 타이밍 신호를 입력하는 역도전형의 제3트랜지스터를 포함해서 구성되어, 상기 제2논리회로가, 게이트레 각 데이타 증폭기로부터의 상기 제2데이타를 각각 대응해서 입력하여 드레인을 함깨 상기 제2독출버스에 접속하여 소스를 공통접속해서 대응하는 상기 데이타 증폭기에 근접해서 설치된 한 도전형의 복수의 제4트랜지스터와, 소스를 상기 전원 공급단자에 접속하여 드레인을 상기 제2독출버스에 접속하여 게이트에 상기 타이밍신호를 입력하는 역도전형의 제5트랜지터를 포함해서 구성된 테스트 회로 내장 반도체 메로리.
  10. 제1항에 있어서, 상기 제1논리회로가, 각 데이타 증폭기로부터의 제1데이타를 각각 대응해서 반전하는 복수의 제1데이타를 각각 대응해서 발전하는 복수의 제1인버터와, 게이트에 상기 데이타 증폭기로부터의 상기 제1데이타를 각각 대응하는 상기 제1인버터를 개재해서 입력하여 드레인을 함께 상기 제1독출버스에 접속하여 근접헤서 설치된 한 도전형의 복수의 제1트랜지스터와, 소스를 접지 전위점에 접속하여 드레인을 상기 제1트랜지스터의 각각의 소스에 접속하여 게이트 타이밍 신호를 입력하는 한 도전형의 제2트랜지스터와, 소스를 전원 공급단자에 접속하여 드레인을 상기 제1독출버스에 접속하여 게이트에 상기 타이밍 신호를 입력하는 역 도전형의 제3트랜지스터를 포함해서 구성되어, 상기 제2논리회로가, 상기 각 데이타 증폭기에서 상기 제2데이타를 각각 대응해서 반전하는 복수의 제2인버터와, 게이트에 상기 각 데이터 증폭기로부터의 상기 제2데이타를 각각 대응하는 상기 제2인버터를 개재해서 입력하여 드레인을 함께 제2독출버스에 접속하여 소스를 공통접속하여 대응하는 상기 데이타 증폭기에 근접해 설치된 한 도전형의 복수의 제4트랜지스터와, 소스를 전원 공급 단자에 접속하여 드레인을 상기 제2독출버스에 접속하여 게이트에 상기 타이밍 신호를 입력하는 역도전형의 제5트랜지스터를 포함해서 구성된 테스트 회로 내장 반도체 메모리.
  11. 복수의 메모리 셀 어레이와, 이들 메모리 셀 어레이와 각각 대응해서 설치된 선택상태일때, 기입 동작시에는 전달되 가입용의 데이타를 대응하는 상기 메모리 셀 어레이로 공급하여 독출동작시에는 대응하는 상기 메모리셀 어레이로부터의 데이타를 증폭하여 서로 상보의 레벨을 갖는 제1및 제2데이타를 출력하여, 비선택 상태인때 상기 제1및 제2데이타를 함께 미리 설정된 레벨로 하는 복수의 데이타 증폭기와, 이들 각 데이타 증폭기로 공통의 상기 기입용의 데이타를 전달하는 기입버스와, 상기 복수의 데이타 증폭기의 배열방향과 병행해서 설치된 제1 및 제2독출버스와, 게이트에 상기 데이타 증폭기로부터의 제1데이타를 각각 대응하여 입력하여 드레인을 함께 상기 제1독출버스에 접속해서 대응하는 상기 데이타 증폭기에 근접해서 설치된 복수의 제1트랜지스터를 구비해. 상기 각 데이타 증폭기로부터의 제1데이타가 모두 제1레벨인때만이 제1 및 제2레벨중으로 미리 설정된 편의 레벨로되어 그 이외인 때는 다른편의 레벨로 되는 데이타를 상기 제1독출버스로 공급하는 제1논리회로와, 게이트에 상기 데이타 증폭기로 부터의 제2데이타를 각각 대응해서 입력하여 드레인을 함께 상기 제2독출버스에 접속하여 대응하는 상기 데이타 증폭기에 근접해서 설치된 복수의 제2트랜지스터를 구비하여, 상기 각 데이타 증폭기로부터의 제2데이타가 모두 제1레벨인 때만이 상기 제1 및 제2레벨중의 미리 선정된 편의 레벨로 되어 그 이외인 때는 다른편의 레벨로 되는 데이타를 상기 제2독출버스로 공급하는 제2논리회로와, 테스트모드·인에비르신호가 인액티브 레벨인때는 액티브 레벨로 되어, 액티브 레벨인때는 상기 제1및 제2독출버스로부터의 데이타 중의 한편이 상기 제1및 제2레벨중의 미리 설정된 편의 레벨이면 액티브 레벨. 다른 편의 레벨이면 인액티브 레벨로 되는 테스트 결과 판정신호를 출력하는 제3논리회로와, 상기 테스트 결과 판정신호가 액티브 레벨인때 상기 제1및 제2독출버스로부터의 데이타 중의 한편을 데이타 출력 단자로 전달하여, 인액티브 레벨인때는 상기 데이타 출력 단자로의 데이타의 전달을 정지하는 데이타·아웃·버퍼회로와, 상기 테스트모드·인에이블호가 액티브 체벨인 때는 상기 복수의 데이타 증폭기를 모드 선택상태로 하여, 인액티브 레벨인때는 메모리 셀 어레이 선택신호에 의해 상기 복수의 데이타 증폭기 중의 하나를 선택 상태로 하는 데이타 증폭기 선택회로를 갖는 것을 특징으로 하는 테스트 회로 내장 반도체 메모리.
  12. 제11항에 있어서, 상기 데이타 증폭기가, 비선택 상태인때는, 상기 제1및 제2트랜지스터를 오프상태로 하도록 상기 제1 및 제2데이타의 레벨 설정이 설정된 회로 구성된 테스트 회로 내장 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910001609A 1990-01-31 1991-01-31 테스트 회로 내장 반도체 메모리 KR950010308B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2351590 1990-01-31
JP23515 1990-01-31

Publications (2)

Publication Number Publication Date
KR910014955A true KR910014955A (ko) 1991-08-31
KR950010308B1 KR950010308B1 (ko) 1995-09-14

Family

ID=12112587

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910001609A KR950010308B1 (ko) 1990-01-31 1991-01-31 테스트 회로 내장 반도체 메모리

Country Status (5)

Country Link
US (1) US5260906A (ko)
EP (1) EP0440206B1 (ko)
JP (1) JPH04212799A (ko)
KR (1) KR950010308B1 (ko)
DE (1) DE69118220T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2601120B2 (ja) * 1993-01-25 1997-04-16 日本電気株式会社 並列テスト回路
US5440516A (en) * 1994-01-27 1995-08-08 Sgs-Thomson Microelectronics, Inc. Testing circuitry of internal peripheral blocks in a semiconductor memory device and method of testing the same
KR0137846B1 (ko) * 1994-03-24 1998-06-15 문정환 반도체 기억장치의 멀티비트 테스트회로
US5535164A (en) * 1995-03-03 1996-07-09 International Business Machines Corporation BIST tester for multiple memories
JP3409527B2 (ja) * 1995-08-17 2003-05-26 富士通株式会社 半導体記憶装置
US5954830A (en) * 1997-04-08 1999-09-21 International Business Machines Corporation Method and apparatus for achieving higher performance data compression in ABIST testing by reducing the number of data outputs
US6385745B1 (en) * 1997-06-30 2002-05-07 Cypress Semiconductor Corp. Phase independent receiver and/or decoder
KR100275724B1 (ko) * 1997-11-18 2000-12-15 윤종용 테스트 타임이 감소되는 고속 반도체 메모리 장치의 입출력 회로
JP2000040035A (ja) * 1998-07-24 2000-02-08 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いたメモリシステム
KR100331551B1 (ko) * 1999-09-08 2002-04-06 윤종용 비스트 회로를 갖는 메모리 로직 복합 반도체장치
JP4521922B2 (ja) * 2000-03-17 2010-08-11 Ｏｋｉセミコンダクタ株式会社 組み込み型メモリ試験回路
US6757209B2 (en) * 2001-03-30 2004-06-29 Intel Corporation Memory cell structural test
US6778449B2 (en) * 2002-07-01 2004-08-17 International Business Machines Corporation Method and design for measuring SRAM array leakage macro (ALM)
US7246280B2 (en) * 2004-03-23 2007-07-17 Samsung Electronics Co., Ltd. Memory module with parallel testing
JP4627644B2 (ja) * 2004-08-30 2011-02-09 Ｏｋｉセミコンダクタ株式会社 メモリテスト回路
US10318903B2 (en) 2016-05-06 2019-06-11 General Electric Company Constrained cash computing system to optimally schedule aircraft repair capacity with closed loop dynamic physical state and asset utilization attainment control
CN116543804B (zh) * 2023-07-07 2023-11-24 长鑫存储技术有限公司 驱动控制电路和存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57105897A (en) * 1980-12-23 1982-07-01 Fujitsu Ltd Semiconductor storage device
JPS60115099A (ja) * 1983-11-25 1985-06-21 Fujitsu Ltd 半導体記憶装置
US4686456A (en) * 1985-06-18 1987-08-11 Kabushiki Kaisha Toshiba Memory test circuit
US4685086A (en) * 1985-11-14 1987-08-04 Thomson Components-Mostek Corp. Memory cell leakage detection circuit
JPS6337894A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp ランダムアクセスメモリ
JP2609211B2 (ja) * 1987-03-16 1997-05-14 シーメンス・アクチエンゲゼルシヤフト メモリセルの検査回路装置および方法
JP2610598B2 (ja) * 1987-03-16 1997-05-14 シーメンス・アクチエンゲゼルシヤフト 半導体メモリへのデータの並列書込み回路装置

Also Published As

Publication number Publication date
KR950010308B1 (ko) 1995-09-14
EP0440206A3 (en) 1992-07-01
US5260906A (en) 1993-11-09
DE69118220T2 (de) 1996-10-02
EP0440206B1 (en) 1996-03-27
DE69118220D1 (de) 1996-05-02
JPH04212799A (ja) 1992-08-04
EP0440206A2 (en) 1991-08-07

Similar Documents

Publication Publication Date Title
KR910014955A (ko) 테스트 회로 내장 반도체 메모리
KR910000968B1 (ko) 반도체 기억장치
KR950030360A (ko) 반도체 기억장치
KR930001226A (ko) 고속 센싱 동작을 수행하는 센스 앰프
JPH0713857B2 (ja) 半導体記憶装置
KR930001214A (ko) 반도체 기억장치
US5260908A (en) Multiport memory device
KR970023395A (ko) 반도체메모리장치
US4045785A (en) Sense amplifier for static memory device
KR920008769A (ko) 비소멸성 반도체 기억 장치용 센스 증폭기
US4730133A (en) Decoder circuit of a semiconductor memory device
US4860257A (en) Level shifter for an input/output bus in a CMOS dynamic ram
KR920702533A (ko) 초기화 셋팅 회로와 이것을 이용한 반도체 메모리 장치
EP1170749B1 (en) Semiconductor device
US5724299A (en) Multiport register file memory using small voltage swing for write operation
KR900010776A (ko) 메모리를 내장한 집적 회로
KR950007141B1 (ko) 의사 스태틱 ram의 제어회로
JP2523736B2 (ja) 半導体記憶装置
KR950001773A (ko) 반도체 메모리 장치
KR940018975A (ko) 반도체 메모리
KR100267132B1 (ko) 반도체 기억장치
KR960012725A (ko) 반도체 메모리 장치의 출력 버퍼 회로용 제어 회로
JP3199883B2 (ja) 半導体集積回路
KR960025720A (ko) 반도체 기억장치
KR0145859B1 (ko) 승압전압이 사용되는 컬럼선택수단을 구비하는 반도체 메모리

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100910

Year of fee payment: 16

EXPY Expiration of term