KR910010500A - 반도체 메모리 - Google Patents

반도체 메모리 Download PDF

Info

Publication number
KR910010500A
KR910010500A KR1019900019164A KR900019164A KR910010500A KR 910010500 A KR910010500 A KR 910010500A KR 1019900019164 A KR1019900019164 A KR 1019900019164A KR 900019164 A KR900019164 A KR 900019164A KR 910010500 A KR910010500 A KR 910010500A
Authority
KR
South Korea
Prior art keywords
cell field
cell
blocks
block
semiconductor memory
Prior art date
Application number
KR1019900019164A
Other languages
English (en)
Other versions
KR100253988B1 (ko
Inventor
마티아스 우테쉬
마르틴 파이슬
Original Assignee
발도르프, 피켄셔
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 발도르프, 피켄셔, 지멘스 악티엔게젤샤프트 filed Critical 발도르프, 피켄셔
Publication of KR910010500A publication Critical patent/KR910010500A/ko
Application granted granted Critical
Publication of KR100253988B1 publication Critical patent/KR100253988B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 반도체 메모리의 제1실시예를 나타낸 평면도,
제3도는 본 발명에 따른 반도체 메모리의 제2실시예를 나타낸 평면도.

Claims (5)

  1. 모서리를 가진 직사각형 칩 표면, 상기 칩 표면의 한 모서리에 각각 배치된 4개의 결합된 셀 필드 블록, 상기 결합된 셀 필드 블록 각각에 결합되며 그들중 각 2개는 서로 마주보는 가장자리를 가지는 직사각형 셀 필드블록, 상기 셀 필드 블록 각각에 결합되며 워드 및 비트 라인을 가진 셀 필드, 상기 셀 필드 블록의 상기 가장자리에서 서로 마주보는 디코더 블록, 셀 필드가 없는 상기 디코더 블록 사이의 표면영역을 가지는 상기 칩 표면, 셀 필드가 없는 상기 표면영역내에 배치된 주변회로블록, 및 반도체 메모리를 접속하기 위해 셀 필드가 없는 상기 표면영역 내부에 배치된 접속패드로 구성되는 것을 특징으로 하는 반도체 메모리.
  2. 제1항에 있어서, 상기 셀 필드들의 비트라인 신호를 증폭시키기 위해 상기 셀 필드 사이에 배치된 구동단을 포함하는 것을 특징으로 하는 반도체 메모리.
  3. 제1항에 있어서, 상기 셀 필드들의 워드라인 신호를 증폭시키기 위해 상기 셀 필드 블록 사이에 배치된 구동단을 포함하는 것을 특징으로 하는 반도체 메모리.
  4. 제1항에 있어서, 상기 셀 필드의 비트라인 신화를 증폭시키기 위해 상기 셀 필드 블록 사이에 배치된 구동단을 포함하는 것을 특징으로 하는 반도체 메모리.
  5. 모서리를 가진 직사각형 칩 표면(1), 상기 칩 표면(1)의 한 모서리에 각각 배치된 4개의 결합된 셀 필드블록(10), 상기 결합된 셀 필드 블록(10)의 각각에 결합되며 그들 중 각 2개는 서로 마주보는 가장자리를 가진 직사각형 셀 필드 블록(8), 상기 셀 필드 블록(8)의 각각에 결합되며 워드 및 비트 라인을 가진 셀 필드(7), 상기 셀 필드 블록(8)의 가장자리에서 서로 마주보는 디코더(2,3), 셀 필드가 없는 상기 디코더(2,3) 사이의 표면영역(4)을 가진 상기 칩 표면(1), 셀 필드가 없는 상기 표면영역(4)내에 배치된 접속패드(5)로 구성되는 것을 특징으로 하는 반도체 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900019164A 1989-11-24 1990-11-24 반도체 메모리 KR100253988B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP89121736.6 1989-11-24
EP89121736A EP0428785B1 (de) 1989-11-24 1989-11-24 Halbleiterspeicher

Publications (2)

Publication Number Publication Date
KR910010500A true KR910010500A (ko) 1991-06-29
KR100253988B1 KR100253988B1 (ko) 2000-04-15

Family

ID=8202158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900019164A KR100253988B1 (ko) 1989-11-24 1990-11-24 반도체 메모리

Country Status (7)

Country Link
US (1) US5109265A (ko)
EP (1) EP0428785B1 (ko)
JP (1) JP2612837B2 (ko)
KR (1) KR100253988B1 (ko)
AT (1) ATE101746T1 (ko)
DE (1) DE58907014D1 (ko)
HK (1) HK167695A (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111971B2 (ja) * 1989-10-11 1995-11-29 三菱電機株式会社 集積回路装置の製造方法
KR940006164B1 (ko) * 1991-05-11 1994-07-08 금성일렉트론 주식회사 반도체 패키지 및 그 제조방법
JP3299342B2 (ja) * 1993-06-11 2002-07-08 株式会社日立製作所 半導体メモリモジュール
JP3135795B2 (ja) * 1994-09-22 2001-02-19 東芝マイクロエレクトロニクス株式会社 ダイナミック型メモリ
JP3160480B2 (ja) * 1994-11-10 2001-04-25 株式会社東芝 半導体記憶装置
US5659189A (en) * 1995-06-07 1997-08-19 Lsi Logic Corporation Layout configuration for an integrated circuit gate array
KR0164391B1 (ko) * 1995-06-29 1999-02-18 김광호 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
KR0172426B1 (ko) * 1995-12-21 1999-03-30 김광호 반도체 메모리장치
KR100311035B1 (ko) * 1997-11-21 2002-02-28 윤종용 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치
US5936877A (en) 1998-02-13 1999-08-10 Micron Technology, Inc. Die architecture accommodating high-speed semiconductor devices
JP2954165B1 (ja) * 1998-05-20 1999-09-27 日本電気アイシーマイコンシステム株式会社 半導体装置
TW457485B (en) * 1998-09-08 2001-10-01 Siemens Ag Integrated semiconductor-memory
DE19952258A1 (de) 1999-10-29 2001-05-10 Infineon Technologies Ag Integrierter Speicher
JP3990125B2 (ja) * 2001-08-29 2007-10-10 株式会社東芝 半導体メモリチップおよび半導体メモリ
KR100488544B1 (ko) 2002-11-11 2005-05-11 삼성전자주식회사 반도체 메모리장치의 블록선택정보를 이용한 뱅크전압제어장치 및 그 제어방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS609152A (ja) * 1983-06-29 1985-01-18 Fujitsu Ltd 半導体装置
JPS62192086A (ja) * 1986-02-18 1987-08-22 Matsushita Electronics Corp 半導体記憶装置
US4864381A (en) * 1986-06-23 1989-09-05 Harris Corporation Hierarchical variable die size gate array architecture
JPH02246149A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体集積回路装置とその欠陥救済法
JP2937363B2 (ja) * 1989-09-29 1999-08-23 株式会社日立製作所 半導体記憶装置

Also Published As

Publication number Publication date
EP0428785B1 (de) 1994-02-16
ATE101746T1 (de) 1994-03-15
DE58907014D1 (de) 1994-03-24
US5109265A (en) 1992-04-28
EP0428785A1 (de) 1991-05-29
KR100253988B1 (ko) 2000-04-15
HK167695A (en) 1995-11-03
JP2612837B2 (ja) 1997-05-21
JPH03173173A (ja) 1991-07-26

Similar Documents

Publication Publication Date Title
KR910010500A (ko) 반도체 메모리
KR930020654A (ko) 반도체 메모리 모듈
KR920008925A (ko) 반도체집적회로
JPS62224034A (ja) 半導体装置
KR870005472A (ko) Cmos센스 앰프를 가진 반도체 메모리
KR860000719A (ko) 상보형(相補型)Bi-MIS 게이트회로
FR2570909B1 (fr) Montage de pastille d'imageur a semi-conducteurs
KR19990041456A (ko) 효율적으로 배치된 패드들을 갖는 반도체 메모리장치
EP0041844B1 (en) Semiconductor integrated circuit devices
SE8604869D0 (sv) Integrerat kretsorgan med lutande periferikretsar
KR880009448A (ko) 반도체 집적회로 장치
KR960043146A (ko) 본딩패드옵션을 구비한 집적회로장치와 본딩패드옵션의 실행방법
KR910008936A (ko) 주파수변환회로
JPS6025113U (ja) ソレノイド駆動回路
KR910015040A (ko) 두개의 에미터 단자를 갖는 고주파수 smd 트랜지스터
KR890004327A (ko) 반도체 집적회로장치
JPH0287661A (ja) 半導体記憶装置
SU1425780A1 (ru) Запоминающий модуль
KR970012784A (ko) 노말/테스트 겸용 본딩 패드를 가진 반도체 메모리 장치
JPS56122144A (en) Semiconductor device
JPS58164339U (ja) 信号切換回路
JPH03130998A (ja) 半導体集積回路
KR880010419A (ko) 반도체 기억장치의 기준전위 발생회로
KR980006270A (ko) 원형 패드를 이용한 반도체 칩의 파상(波狀; Staggered) 입/출력 패드 구조
JPH04163953A (ja) 半導体装置用パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100119

Year of fee payment: 11

EXPY Expiration of term