KR910004310B1

KR910004310B1 - 디지털 필터

Info

Publication number: KR910004310B1
Application number: KR8204996A
Authority: KR
Inventors: 아캄포라 알폰스
Original assignee: 글렌 에이취. 브르스틀; 알 씨 에이 코포레이션
Priority date: 1981-11-06
Filing date: 1982-11-05
Publication date: 1991-06-25
Also published as: FI823708A0; SE453237B; AT389966B; CS258461B2; CS781282A2; DE3240906C2; JPH0342527B2; DK162679B; ES8308661A1; AU8989282A; JPS5887909A; DE3240906A1; FI823708L; NZ202398A; FI77130B; PT75758B; SE8206172D0; GB2110496B; HK73589A; PL238883A1

Abstract

내용 없음.

Description

디지털 필터

제 1 도는 본 발명의 원리에 따라 구성된 텔레비젼 수상기의 기저대 디지탈 신호 처리부의 블럭도.

제 2 도는 본 발명의 원리에 따라 구성된 출력 탭 FIR 필터의 블럭도.

제 3 도는 제 2 도에 도시한 FIR 필터의 보다 상세한 블럭도.

제 4 도는 본 발명의 원리에 따라 구성된 입력 탭 가중화 FIR 필터의 블럭도.

제 5 도, 제 6 도 및 제 7 도는 제 1 도 내지 제 4 도의 실시예의 동작을 설명하는데 사용된 응답 특성 곡선도.

* 도면의 주요부분에 대한 부호의 설명

100, 302 : 시프트 레지스터 100, 302, 360 : 지연수단

102, 310 : 가중화 함수 회로 130, 340 : 제 1 신호 결합 수단

140, 350 : 제 2 신호 결합 수단

본 발명은 디지탈 필터에 관한 것으로, 특히, 입력 신호의 연속된 주파수 범위를 분할하여 두 개의 분리주파수 부분을 점유하는 신호를 출력하는 디지탈 필터 회로장에 관한 것이다.

기저대 비디오 신호가 디지탈 형태로 처리되는 텔레비젼 수상기에 있어서, 인접한 주파수 대역을 점유하는 신호를 분리하는 것이 종종 바람직하다. 예로서, 비디오 신호가 삽입된 휘도 및 색도 신호 성분을 분리하기 위해 전체 비디오 대역폭에 걸쳐 콤필터화될 시에, 어떤 색도 정보는 보통 상기 콤필터의 색도 채널이라 불리우는 것에 생성된 신호의 저-주파수 부분에 포함될 것이다. 수직 상세 정보라 불리우는 상기 휘도 정보가 보다 고주파수 콤색도 신호로부터 분리되서 완전히 복원된 휘도 신호를 제공하기 위해 상기 콤휘도 신호와 재결합되야 한다. NTSC 텔레비젼 시스템에서, 색도 신호는 3.58MHz의 칼라 서브캐리어 주파수 이하의 약 1.5MHz 까지 아래로 확장하며, 수직 상세 정보는 상기 콤필터의 색도 채널에 생성된 신호의 낮은 주파수 1.0MHz에 포함된다. 색도 채널의 출력 신호의 휘도 및 색도 신호 성분은 1.0MHz의 수직 상세 신호의 고주파수와 대략 2.1MHz의 색도 신호의 저주파수 사이에서 분리될 수도 있다.

색도 콤필터의 출력에서 수직 상세 정보 및 색도 정보를 분리하기 위한 장치가 미합중국 특허 제 4,096,516호에 도시되었다. 상기 장치에서, 비디오 신호는 전하 결합 장치(CCD)의 콤필터를 포함하는 샘플화된 데이타 시스템에 의해 콤필터화된다. 색도 콤필터의 출력에서 콤화된 색도 신호는 총괄된 주파수 선택 필터소자를 각각 포함하는 2개의 필터에 의해서 분리된다. 0 내지 1.5MHz의 통과 대역을 가진 저역통과 필터는 색도 정보로부터 수직 상세 정보를 분리하고, 상기 수직 상세 정보를 휘도 콤필터의 출력에서의 휘도 신호에 결합시킨다. 대역통과 필터는 대역통과된 색도 신호를 색도 콤필터의 출력으로부터 색도 신호 처리기에 결합시킨다.

휘도 및 색도 신호가 디지탈 콤필터에 의해서 분리되는 디지탈 텔레비젼 수상기에 있어서, 비디오 신호가 비디오 주파수의 전체 대역에 걸쳐 콤필터화 될시에, 콤화된 휘도 신호와의 재결합을 위해 색도 정보로부터 수직 상세 정보를 분리하는 것도 또한 바람직하다. 상기 분리 작용을 수행하는데 필요한 회로 소자의 수를 최소화하기 위해서는, 수직 상세 정보에 적합한 저역통과 필터 출력 및 색도 신호에 적합한 대역통과 필터출력을 가진 단일 필터를 사용하는 것이 바람직하다.

본 발명의 양호한 실시예에 따라, 입력 신호를 처리하고, 입력 신호에 대해 상이한 응답특성을 가진 2개의 출력 신호를 생성하는 디지탈 필터가 제공되었다. 상기 필터가 입력 신호에 응답하는 지연 수단을 포함한다. 상기 지연 수단은 다수의 신호탭 및 입력으로부터 출력으로의 주어진 지연을 가진 시프트 레지스터를 포함한다. 상기 지연 수단은 상기 시프트 레지스터 상기 주어진 지연의 적어도 1/2만큼 지연된 입력 신호를 또한 발생한다. 상기 필터가 시프트 레지스터의 신호 탭에 결합된 신호 결합 수단을 또한 포함한다. 상기 신호 수단 상기 필터를 통해 통과한 신호를 가중화한다. 상기 필터는 상기 시프트 레지스터와 협동해서 상기 신호 결합 수단의 탭 가중화 신호를 합하기 위한 수단을 또한 포함한다. 최종적으로, 상기 필터는 2개의 신호 결합 수단을 구비한다. 상기 신호 결합 수단중 하나가 제 1 의 출력 신호가 발생하기 위해 일반적인 의미로 상기 탭 가중화 합과 지연된 입력 신호를 결합시킨다. 상기 결합 수단중 다른 하나가 제 2의 출력 신호가 발생하기 위해 다른 의미로 상기 탭 가중화 합과 상기 지연된 입력 신호를 결합시킨다.

제 1 의 실시예에 있어서, 출력 탭 가중화 FIR필터는 색도 정보를 통과시키는 대역통과된 출력 신호와 상기 수직 상세 정보를 통과시키는 저역통과된 출력 신호 양자를 제공하기 위해 본 발명의 원리에 따라 구성된다. 제 2 의 실시예에 있어서, 입력 탭 가중화 FIR필터가 필터화된 출력 신호를 제공하도록 본 발명의 원리에 따라 구성된다.

이하 첨부된 도면을 참조로하여 본원 명세서를 더욱 상세히 설명하기로 한다.

제 1 도를 참조하면, 본 발명의 원리에 따라 구성된 텔레비젼 수상기의 기저대 디지탈 신호 처리부가 블럭형태로 예시되었다. 비디오 신호는 예로서, 텔레비젼 수상기에 비디오 검출기를 포함할 수도 있는 비디오 신호원(10)으로부터 공급된다. 상기 비디오 신호는 예를들어, 아나로그 신호를 연속한 8비트 워드의 형태인 디지탈 신호로 변환하는 아나로그 디지탈 변환기(12)에 인가된다. 본 발명의 본 실시예 및 후속의 실시예에 있어서, 도면에 도시된 굵은 화살표는 한 소자로부터 다른 소자로 다수의 비트의 디지탈 워드를 결합하는 디지탈 정보의 평형선을 나타낸다. 상기 디지탈 신호가 상기 신호를 휘도(Y) 및 색도(C)성분으로 분리하는 디지탈 콤필터(14)의 입력에 인가된다. 상기 디지탈 콤필터(14)가 1974년에 발표된 84SMPTE의 제 545 내지 551 페이지의 죤 피. 로시의 논문 "디지탈 텔레지젼 영상 강화"에 기술된 바와같이 동작하도록 구성될 수도 있다.

상기 분리된 Y신호가 지연 소자(16)를 통하여 가산기(30)의 입력에 인가된다. 지연 소자(16)의 지연 Z은 수직 상세 신호가 대역통과 및 저역통과 필터 조화 회로망(20)에 의해 처리될 때, 상기 수직 상세 신호에 의해 당면케 되는 지연과 실제로 어울리도록 선택된다. 상기 대역통과/저역통과 필터 조화 회로망(20)이 상기 콤필터의 출력과 가산기(30)의 제 2 의 입력간에 결합되고 저역통과 필터화된 수직 상세 정보를 발생한다. 상기 가산기(30)는 상기 수직 상세 정보와 콤화된 휘도 신호를 결합시켜 복원된 휘도 신호를 발생시킨다. 상기 복원된 Y신호가 가산기(32)의 한 입력에 인가된다.

상기 대역통과/저역통과 필터(20)는 수직 상세 정보를 비선형 상세 신호 처리기(34)의 입력에 공급하도록 또한 결합된다. 상기 비선형 처리기(34)가 제 1 도에 도시된 바와같은 비선형 전달 함수를 나타내고 디. 에이치. 프리챠드에 의해 명칭이 "칼라 TV수상기 화상 강화용 CCD 콤필터" 라 명명된 논문의 제 12 내지 15 페이지에 기술되었고 1980년 3월의 RCA 평론 잡지 41권의 제 3 페이지 및 그다음에 계속되는 페이지에 공표되었다. 상기 비선형 처리기(34)가 저진폭 신호를 제거하고, 중간 진폭 신호를 피크화하고, 고진폭 신호를 잘라내거나 또는 감쇄하도록 동작한다. 상기 비선형 처리기(34)가 예를들어, 처리기(도시되지 않음)의 제어 상태하에서 임의 접근 장치(RAM)에 기억된 데이타 함수인 상기 수직 상세 정보에 인가된 상기 전달 함수를 가진 상기 RAM을 포함할 수도 있다. 새로운 데이타는 수직 블랭킹 간격과 같은 비활성 비디오 간격동안 판독/기록 제어 라인(38) 및 RAM어드레스 라인(36)의 처리기 제어에 의해서 RAM에 기억될 수도 있다. 처리된 수직 상세 신호가 피킹 신호로서 가산기(32)의 다른 입력에 인가된다. 가산기(32)의 출력 단자에 발생된 피크화된 Y신호가 휘도 신호의 광도 및 대비를 변형하도록 제어될 수도 있는 휘도 신호 처리회로(40)에 인가된다. 처리 회로(40)의 출력에서 처리된 휘도 신호Y'가 매트릭스(60)의 입력에 인가된다. 색도 신호 처리 회로(50)가 1981년 8월 31일자로 출원된 명칭이 "디지탈 칼라 텔레비젼 신호 복조기"인 미합중국 특허출원 제 297,556호에 기술된 바와같이, 크로마 피커 및 칼라 혼합 신호 복조기를 포함할 수도 있다. 색도 신호 처리 회로는 복조 칼라 혼합 신호 즉, 색차 신호(B-Y) 및 (R-Y)또는 I 및 Q신호들을 생성한다. 상기 칼라 혼합 신호가 매트릭스 회로(60)에 인기된다. 매트릭스 회로(60)는 상기 칼라 혼합 신호와 휘도 신호를 합성하여 적, 녹 및 청색 신호를생성하는데, 이후 상기 신호는 디지탈 아나로그 변환기(54)에 의해 텔레비젼 키네스코프(도시되지 않음)에 응용을 위해 아나로그 형태로 변환된다.

제 1 도의 장치에 있어서, 대역통과/저역통과 필터 회로망(20)은 색도 콤필터에 의해 생성된 신호의 저주파수 부분에 포함된 수직 상세 정보를 색도 콤필터에 의해 생성된 신호의 고주파수 부분에 포함된 색도 정보로부터 분리시키는 작용을 한다. 필터 회로망(20)은 색도 신호 처리 회로에 응용을 위해, 휘도 신호 성분과는 무관한, 대역통과 필터화된 색도 신호를 발생한다. 상기 필터 회로망(20)은 복원된 휘도 신호의 지상에 "도트 크롤(dot crawl)"을 발생한 색도 신호 잔여분에 무관한 휘도 채널용의 저역통과 필터화된 수직 상세 정보를 하나의 분리 출력에서 또한 발생한다. 제 1 도의 장치에 사용하기 편리하고 본 발명의 원리에 따라 구성되 대역통과/저역통과 필터 회로망이 제 2 도에 도시되었다. 제 2 도의 회로망이 탭 시프트 레지스터(100), 가중화 함수 회로(102내지 118) 및 가산기 트리 장치(120내지 140)를 포함하는 출력 탭 가중화 디지탈 FIR 필터를 포함한다.

제 2 도에 있어서, 예를들어, 8비트 워드의 형태로 콤화된 색도 신호가 시프트 레지스터(100)의 제 1 단에 인가된다. 상기 시프트 레지스터(100)의 각각의 단이 클럭 신호의 제어하에 색도 신호의 워드를 일시적으로 기억하고 전달할 수 있다. 따라서, 1 내지 21의 번호가 붙은 상기 시프트 레지스터(100)의 각각의 단이 동시에 8비트를 수용할 수 있다. 상기 시프트 레지스터(100)가 상기 레지스터를 통해 신호를 시프트하는 다수의 단 및 클럭 신호 주파수의 함수인 최초단의 입력으로부터 최종단의 출력까지의 지연을 나타낸다. 그러므로, 상기 제 2 도의 장치가 단(1, 5, 6, 11, 13, 17 및 21)의 출력에 결합되어진 탭을 가진 21순번의 FIR필터를 포함한다.

가중화 함수회로(102 내지 118)가 시프트 레지스터(100)의 상기 출력탭에 결합되고 상기 탭 신호에 도면에 도시된 분율을 곱한다. 상기 FIR 필터는 탭된 중간단(11)가까이에 비교적 집중되고 대칭적인 임펄스 응답을 나타낸다. 단(11)으로부터의 신호가 가중화 함수 회로(102)에 의해 본예에서

만큼 가중화되서 상기 탭 가중화 신호가 가산기(130)의 입력 및 감산기(140)의 입력에 인가된다. 상기 중간단(11)으로부터 2단 정도 떨어져 위치된 단(9 및 13)으로부터의 신호가 가중화 함수 회로(104 및 114)에 의해 계수+(5/16)만큼 각기 가중화 되고, 가산기(126)의 입력에 인가된다. 상기 중간단으로부터 6단정도 떨어져 위치된 단(5 및 17)으로부터의 신호가 가중화 함수 회로(106 및 116)에 의해 계수 -(5/64)만큼 가중화되고, 가산기(122)의 입력에 인가된다. 상기 중간단으로부터 10단정도 떨어져 위치된 단(1 및 21)로부터의 신호가 가중화 함수회로(108 및 118)에 의해 계수 +(1/64)만큼 각기 가중화되고, 가산기(124)의 입력에 인가된다. 대칭 분포의 탭된 단(1, 5, 9, 13, 17 및 21) 및 상기 중간단(11)에 대한 상기 분포의 대칭적인 가중화된 값이 상기 FIR 필터에 선형 위상 특성을 제공한다.

가산기(122 및 124)의 출력이 인가된 신호를 결합하고 가산기(128)의 입력에 결합된 출력을 가진 가산기(126)의 입력에 결합된다. 가산기(128)는 가산기(126)에 의해 발생된 신호와 가산기(120)에 의해 제공된 신호를 결합시키고 가산기(130)에 결합된 출력을 갖는다. 가산기(130)는 가산기(128)에서 합산된 탭가중화 신호와 중간 탭 가중화 신호를 결합하고, 출력에 저역통과 필터 응답 특성을 나타낸다. 따라서 저역통과 필터화된 수직 상세 신호가 가산기(130)의 출력에서 발생된다.

가산기(128)의 출력에서 상기 결합된 탭 가중화 신호가 감산기(140)의 입력에 또한 인가되어, 상기 감산기(140)에서 상기 가중화된 중간 탭 신호와 감산적으로 결합된다. 그래서 감산기(140)는 출력에 대역통과 필터 응답 특정을 나타내는데, 이것이 가산기(130)의 출력에 나타나는 상기 응답 필터가 저역통과 필터링 및 대역 통과 필터링 양자에 사용된다.

제 2 도의 상기 FIR 필터의 보다 상세한 실시예가 제 3 도에 도시되었다. 제 2 도의 가중화 함수 계수가 모두 2 의 거듭 제곱인 분모를 가지기 때문에 상기 탭화된 신호가 제 3 도에 도시된 바와 같이, 계수 승수가 필요없음이 관찰되는 시프트-가산-기법에 의해 가중화될 수도 있다. 예로서, 시프트 레지스터단(9 및 13)으로부터의 신호가 (5/16)의 동일 계수치에 의해 가중화되기 때문에, 상기 2신호가 제 3 도에 도시된 바와같이, 가중화 이전에 가산기(120)에서 가산될 수도 있다. 만일, 상기 예에서와 같이, 상기 탭화된 신호가 8비트의 길이를 각각 갖는다면, 가산기(120)의 출력은 9비트 워드일 것이다. 가산기(120)의 9비트 출력은, 블럭(154)에 의해 나타낸 바와같이, 16으로 나누어지고, 블럭(156)에 의해 보여진 바와같이, 가산기(120)를 가산기(158)의 입력에 결합시키려 4로 나누어진다.

십진법에 있어서, 10의 거듭제곱에 의한 수의 제법은 소수점을 1디지트 만큼 좌측으로 시프트하거나, 또는 상기 수의 디지트를 1디지트만큼 우측으로 시프트하는 것으로 생각될 수 있다. 이와 유사하게, 진법에 있어서, 2의 거듭제곱에 의한 수의 제법은 2진 소수점을 1비트만큼 좌측으로 시프트하거나, 또는 상기 수의 비트를 1비트만큼 우측으로 시프트하는 것으로 생각될 수 있다. 가산기(120)의 9비트 출력은 상기 출력의 5개의 최상위 비트 출력만을 가산기(158)의 한 입력의 하위 비트 입력들에 결합시키므로 16에 의해 나누어져, 상기 5개의 최상위 비트가 4비트만큼 좌측으로 시프트되고 7개의 최상위 비트를 가산기(158)의 제 2 입력의 상기 하위 비트 입력에 결합시키므로 4에 의해 나누어져, 상기 7개의 최상위 비트가 2비트만큼 좌측으로 시프트된다. 가산기(158)는 (1/16)+(1/4)또는, 탭화된 신호값(5/16)의 합인 8비트 출력 신호를 생성하도록, 상기 2개의 워드를 가산한다. 이것이 단(9 및 13)으로부터의 탭화된 신호에 대한 희망 가중화 계수이다.

이와 유사한 방식으로, 시프트 레지스터 단(5 및 17)로부터 탭화된 신호가 9비트 출력 신호를 생성하는 가산기(122)에서 합산된다. 상기 가산기(122)의 출력은 블럭(162및 164)에 의해 각기 예시된 바와같이, 가산기(16)의 2입력 결합시에 64 및 16에 의해 나누어진다. 가산기(160)는 탭화된 신호에 대해(5/64)만큼 가중화되는 6비트 출력 신호를 발생한다. 상기 출력 신호는 반전 회로(170)에 의해 반전되고 논리 "1"캐리-인 비트(carry-in bit)와 함께 가산기(126)의 입력에 인가된다. 상기 신호 반전 및 상기 캐리 -인 비트는 2진법에서, 가중화 계수에 마이너스 부호를 효과적으로 제공하는 가산기(160)의 출력의 2의 보수화를 수행한다.

시프트 레지스터 단(1 및 21)로부터의 탭화된 신호가 가산기(124)에서 합산되며, 상기 가산기(124)의 출력은 블럭(166)에 의해 예시된 바와같이, 가산기(124)의 3개의 최상위 출력 비트를 가산기(126)의 제 2 입력에 결합시키므로 64에 의해 나누어진다. 가산기(126)의 출력이 가산기(128)의 한 입력에 결합되고, 가산기(158)의 출력이 가산기(128)의 제 2 입력에 결합된다. 가산기(128)는 중간 탭(11)을 제외한 모든 시프트 레지스터 탭으로부터 가중화된 신호의 Y합인 출력 신호를 발생한다.

가산기(128)의 출력이 가산기(130)의 한 입력에 결합된다. 중간단(11)으로부터의 탭화된 신호의 7개의 최상위 비트가 블럭(152)에 의해 암시된 바와같이, 가산기(130)의 제 2 입력에 결합된다. 그래서 가산기(130)가 그 출력에서 저역통과 필터 특성을 나타내며, 상기 출력에서 입력 신호의 수직 상세 정보가 발생된다.

중간단(11)으로부터 탭화된 신호의 7개의 최상위 비트가 가산기(180)의 한 입력에 결합된다. 가산기(128)의 출력이 반전 회로(172)에 의해 가산기(180)의 제 2 입력에 논리 "1"캐리-인 비트와 함께 결합된다. 상기 캐리-인 비트와 함께 가산기(128)의 출력 신호의 반전이 가산기(128)출력 신호의 반전이 가산기(128)출력 신호의 2의 보수화를 제공한다. 이것에 의해 가산기(128)의 출력 신호가 가산기(180)에서 가중화된 중간 탭 신호로부터 감산되며, 가산기(180) 그 출력에서, 대역통과 필터 특성을 나타나게 한다. 그래서 대역통과 필터화된 색도 정보가 상기 가산기(180)의 출력에서 발생된다.

제 2 도 및 제 3 도의 실시예의 동작이 제 5 도, 제 6 도 및 제 7 도의 응답 특성 곡선과 관련하여 알게될 것이다. 제 5 도는, 시프트 레지스터(100)가 14.32MHz 신호에 의해 클럭화 될시에, 가산기(128)의 출력에 나타난 응답 특성(200)을 설명한다. 상기 응답 특성(200)이 중간값 0.00주변에서 실제로 동일한 진폭 변화를 갖는 것을 보여준다.

중간 탭화된 단(11)으로부터 가중화된 신호가 가산기(130)에서 가산기(128)에 의해 발생된 신호와 함께 가산적으로 결합될시에, 제 6 도에 도시된 바와같은 응답 특성이 가산기(130)의 출력에서 발생한다. 이는 상기 중간단(11)이 제 5 도의 곡선(200)의 피크 -대-피크 진폭에 비해 1/2의 일정한 진폭을 가진 균일 진폭대 주파수 응답을 나타내기 때문이다. 상기 1/2진폭값이 1/2의 중간 탭 가중화 계수값을 초래한다. 따라서 가산기(130)는 응답곡선(200)을 실제로 1/2의 상대 진폭의 균일 응답 특성과 결합시켜, 제 5 도의 세로 좌표에 도시된 상대 진폭 눈금에 대해 1/2만큼 응답 곡선(200)을 상승시킨다. 상기 결과는 0.00의 값이 상기 응답 곡선의 밑부분에 위치되는 제 6 도의 응답 곡선(210)이다. 따라서, 응답곡선(210)은 저역통과 필터 응답을 0Hz에서 약 1.8Hz의 6dB점까지, 고역통과 필터 응답을 중간 주파수 범위에 개입된 정지 대역을 가진 대략 5.2MHz이상으로 한정한다. 그러나, NTSC 텔레비젼 시스템에서의 비디오 주파수 범위는 약 4.2MHz 정도만 확장되기 때문에, 상기 응답의 고역통과 부분은 어떠한 신호 내용도 상기 텔레비젼 수상기에 본래는 포함되지 않는다. 그래서 저역통과 필터 부분은 가산기(130)의 출력에서 저역통과 필터화된 수직 상세 정보 신호에 대한 통과대역을 한정한다.

가산기(128)의 출력 신호가 가산기(180, 또는 감산기(140))에서 중간 탭 가중화 신호와의 결합을 위해 2의 보수화될시에, 제 5 도의 응답 특성(200)은 본래는 중점 0.00값에 대해 반전된다. 1/2만큼 가중화된 중간단으로부터 탭화된 신호의 결합은 제 7 도의 응답 특성(220)에 의해 도시된 바와같이, 반전된 응답 특성의 밑부분에 0.00 눈금값을 유효하게 재배치한다. 응답 특성(220)은 대략 1.8MHz와 5.2MHz간의 통과대역을 가진 대역통과 필터 특성을 한정하는 것처럼 보인다. 색도통과 대역이 대략 4.1MHz에서 끝나기 때문에 가산기(180, 또는 감산기(140))가 대략 1.8 내지 4.1MHz의 통과대역에 있는 텔레비젼 수상기의 색도 신호를 통과시킬 것이다.

본 발명의 대역통과/저역통과 필터 회로망도 제 4 도의 장치에 도시된 바와같이, 입력 탭된 FIR 필터로서 또한 구성될 수도 있다. 상기 실시예에 있어서, 20단의 시프트 레지스터(302)는 상기 시프트 레지스터의 4단 구획간에 삽입된 가산기(320 내지 328)을 가진 FIR 필터에 사용된다. 필터 입력(300)에 인가된 콤화된 색도 신호로부터 가중화된 입력 신호가 시프트 레지스터(302)의 제 1 단의 입력 및 반전 가산기에 인가된다. 시프트 레지스터 단들은 공통의 클럭 신호에 의해 클럭된다.

상기 콤화된 색도 입력 신호는 인가된 신호를 +(1/64)만큼 가중화하는 가중화 함수 회로(304 및 316)에 의해 상기 제 1 단의 입력 및 가산기(330)의 입력에 각기 인가된다. 가산기(330)는 최종의 시프트 레지스터단(20)의 출력에 결합된 제 2 입력을 갖는다. 상기 입력 신호는 가중화 함수 회로(306)에 의해 시프트 레지스터 단(4와 5)간에 결합된 가산기(320)의 입력에 인가된다. 상기 입력 신호는 가중화 함수 회로(314)에 의해, 시프트 레지스터 단(16과 17)간에 결합된 가산기(328)의 입력에 또한 인가된다. 가중화 함수 회로(306 및 314)는 -(5/64)의 인수만큼 입력 신호를 가중화 한다. 상기 입력 신호는 가산기(322, 326)의 입력에 각기 결합된 가중화 함수 회로(308,312)에 의해 +(5/16)의 인수만큼 가중화된다. 가산기(322)가 시프트 레지스터(8과9)간에 결합되고, 가산기(326)가 시프트 레지스터단(12와 13)간에 결합된다.

제 4 도의 FIR 필터의 임펄스 응답은 상기 제 1 단과 상기 최종단 간에 등거리로 위치된 시프트 레지스터단(10과 11)의 정합 주위에 집중된다. 가중화된 신호 성분은, 상기 신호 성분이 가산기(330)의 츨력에 나타난 제 5 도의 응답 특성을 가진 시프트 레지스터 및 가산기를 통해 통과될 시에, 상기 가산기에 축적된다. 가산기(330)의 출력에서의 신호가 시프트 레지스터(360)에 의해 제공된 신호와의 결합을 위해 가산기(340)의 입력에 인가된다. 시프트 레지스터(360)가 가중화 함수 회로(310)에 의해 1/2일만큼 가중화되어진 입력신호를 수신하고, 단(10)의 출력에서의 상기 FIR 필터의 임펄스 응답 중심으로부터 가산기(330)의 출력으로 FIR 필터에 의해 나타난 바와 동일한 량의 지연 시간만큼 상기 입력 신호를 지연시킨다. 시프트 레지스터(360)의 출력에서의 신호가 제 2 도 및 제 3 도의 실시예의 중간 탭 가중화 신호에 응답한다. 그러므로, 가산기(340)는 수직 상세 정보 신호가 제공되는 상기 가산기의 출력에서 제 6 도의 저역통과 필터 응답 특성을 나타낼 것이다.

가산기(330)의 출력에서 발생된 신호가 가산기(350)에서 시프트 레지스터(360)에 의해 제공된 신호와 감산적인 결합을 위해 2의 보수화된다. 가산기(330)의 출력은 반전 회로(352)에 의해 가산기(350)의 입력에 결합되며, 상기 가산기(350)는 또한 논리 "1"캐리-인 비트를 수신한다. 따라서 가산기(350)는 시프트 레지스터(360)와 가산기 (330)에 의해 공급된 신호의 감산적인 결합 때문에 상기 가산기(350)의 출력에 제 7 도의 대역통과 필터 응답 특성을 나타낸다.

본 발명의 FIR 필터 실시예는 가중화 계수의 부호의 선택적 반전 및 또는 출력 신호를 발생하는 신호 결합 소자의 의미 반전에 얻어질 수도 있는 보상 형태를 갖는다. 예를들어, 제 2 도의 회로(104,106,108 및 114,116,118)의 가중화 함수 계수의 부호가 반전되면, 가산기(130)는 대역통과 응답 특성을 나타낼 것이고, 감산기(140)는 저역통과 응답 특성을 나타낼 것이다. 덧붙여, 가산기(130) 및 감산기(140)의 의미가 변화되어 가산기(130)가 감산기가 되고 감산기(140)가 가산기가 되면, 상기 새로운 가산기(140)가 대역통과 응답을 나타낼 것이고 상기 새로운 감산기(130)가 저역통과응답을 나타낼 것이다. 그러나, 이제 상기 새로운 감산기(130)에 의해 통과된 신호가 필터의 상기 입력 신호에 대해 위상 반전을 나타낼 것이다. 다른 예로서, 감산기(140)가 가산기(128)에 의해 발생된 신호로부터 가중화된 중간 탭 신호를 감산하도록 제 2 도의 실시예가 변화되면, 상기 도면에 도시된 바와같은 상대 대신에, 감산기(140)가 필터 입력 신호에 대해 상기 통과된 신호의 위상 반전에 의한 대역통과 응답을 나타낼 것이다. 출력중의 하나 또는 둘 모두에서의 신호가 위상 반전을 나타내는 상기 대안의 필터 형태는, 연속하는 신호 처리단중 하나가 위상 반전된 입력 신호를 필요로 할시에, 바람직할 수도 있다. 분석은 적어도 12개의 상기 보상 필터 형태가 각각의 상기 예시된 실시예에 대해 얻어질 수도 있다는 것을 증명해왔다.

휘도 및 색도 정보가 콤필터링에 의해 분리되지 않는 텔레비젼 수상기에 본 발명의 대역통과/저역통과 회로망이 응용될 수 있음을 알 수 있을 것이다. 그래서 휘도 및 색도 신호가 대역통과/저역통과 필터에 의해 직접 분리될 수 있다. 상기 수상기에서, 가중화 함수 계수 또는 클럭 주파수는 출력 응답 특성의 크로스오버 주파수(전이대역)를 보다 높은 주파수에 재배치하도록 조정될 수 있다. NTSC 텔레비젼 시스템에서, 상기 크로스오버 주파수는 대략 3.2MHz일 것이다. 이러한 장치에서 저역통과 필터 출력은 대략 3.2MHz까지의 신호를 통과시킬 것이고, 대역통과 필터 출력은 3.2MHz로부터 비디오 주파수 범위의 상한까지에 이르는, 주파수의 신호를 제공할 것이다. A/D 변환기로부터의 디지탈 비디오 신호가 상기 필터의 입력에 공급될시에, 휘도 정보 신호가 저역통과 필터 응답을 나타내는 출력에 발생될 것이고 색도 정보 신호는 대역통과 필터 응답을 나타내는 츨력에 발생될 것이다.

Claims

입력 신호의 연속된 주파수 범위를 분할하여 두개의 분리 주파수 부분을 점유하는 신호를 출력하는 디지탈 필터에 있어서, 다수의 신호 탭을 가지며, 입력과 출력간에 주어진 시간 지연을 나타내는 시프트 레지스터(100, 302)를 포함하고, 입력 신호에 응답해서, 인가된 신호를 지연하며, 적어도 상기 주어진 시간 지연의 1/2에 상당하는 양의 시간만큼 지연된 상기 입력 신호를 발생하는 지연수단(100 ; 302, 360)과 ; 상기 시프트 레지스터의 탭에 결합된 신호를 가중화 하기 위해 상기 시프트 레지스터의 탭에 결합된 신호 결합수단(104 내지 118 ; 304 내지 316)과 ; 상기 신호 결합 수단에 결합되고, 상기 시프트 레지스터와 공동으로 협동해서, 탭 가중화 신호의 합인 신호를 제 2 출력에 발생하는 수단(120 내지 128 ; 320 내지 330)과 ; 상기 탭 가중화 신호의 합을 수신하도록 결합된 제 1 입력과 상기 지연된 입력 신호를 수신하도록 결합된 제 2 입력을 가져, 상기 제 1 출력신호를 발생하도록 제 1 의 의미로 인가된 신호를 결합시키는 제 1 신호 결합수단(130 ; 130)과 ; 상기 탭 가중화 신호의 합을 수신하도록 결합된 제 1 입력과 상기 지연된 입력 신호를 수신하도록 결합된 제 2 입력을 가져, 상기 출력 신호를 발생하도록 제 2 의 의미로 인가된 신호를 결합시키는 제 2 신호 결합 수단(140 ; 350)을 포함하는 것을 특징으로 하는 디지탈 필터.
제 1 항에 있어서, 상기 시프트 레지스터(100)가 상기 입력 신호를 수신하도록 결합된 입력을 구비하고, 상기 다수의 출력 탭에 상기 다수의 탭중 중간에 배치된 출력 탭에서 발생된 신호보다 비교적 작은 신호 및 비교적 큰 신호를 발생하며 ; 상기 제 1 신호 결합 수단(130)이 제 1 의미로 인가된 신호를 결합하기 위해, 상기 중간 탭 및 상기 합산수단(120 내지 128)으로부터 신호를 수신할 수 있도록 결합되고, 제 1 진폭 대 주파수 응답 특성을 나타내는 출력을 가지며, 상기 제 2 신호 결합 수단(140)이 제 2 의미로 인가된 신호를 결합하기 위해 상기 중간 탭 및 상기 합산 수단으로부터 신호를 수신하도록 결합되고, 제 2 진폭 대 주파수 응답 특성을 나타내는 출력을 갖는 것을 특징으로 하는 디지탈 필터.
제 2 항에 있어서, 상기 시프트 레지스터(100)의 상기 다수의 출력 탭이 상기 중간 출력 탭에 대해 대칭적으로 위치되며, 상기 신호 결합 수단(104 내지 118)이 상기 다수의 출력 탭중 한 출력에 결합된 다수의 가중화 함수 회로를 포함하고 상기 중간 출력 탭 주변에서 대칭적인 가중화 함수값을 나타내며 ; 상기 합산수단(120 내지 128)이 상기 가중화 함수 회로에 결합된 가산기 트리를 포함하고 상기 탭 가중화 신호가 발생되는 출력을 구비하는 것을 특징으로 하는 다지탈 필터.
제 3 항에 있어서, 탭 가중화 신호를 상기 제 1 및 제 2 신호 결합 수단(130,140)에 인가하기 위해 상기 중간 탭과 상기 제 1 및 제 2 신호 결합 수단간에 결합된 가중화 함수 회로(102)를 포함하는 것을 특징으로 하는 디지탈 필터.
제 4 항에 있어서, 상기 제 1 신호 결합 수단(130)이 상기 중간 탭으로부터 유도된 탭 가중화 신호를 가진 상기 가산기 트리(120 내지 128)의 상기 출력에 발생된 신호를 가산적으로 결합하기 위한 가산적인 신호 결합기를 포함하며 ; 상기 제 2 신호 결합 수단(140)이 상기 중간 탭으로부터 유도된 탭-가중화 신호를 가진 상기 가산기 트리의 상기 출력에 발생된 신호를 감산적으로 결합시키는 감산적인 신호 결합기를 포함하는 것을 특징으로 하는 디지탈 필터.
제 1 항에 있어서, 상기 시프트 레지스터(302)가 다수의 직렬로 결합된 단을 포함하며 ; 상기 합산 수단(320 내지 330)이 상기 단간에 결합된 다수의 가산기를 포함하며 ; 상기 신호 결합 수단(304 내지 316)이 상기 입력 신호에 응답하고, 상기 가산기에 가중화된 신호를 인가하며 ; 상기 지연수단(302, 360)이 상기 입력 신호에 응답하여 상기 주어진 시간 지연의 적어도 1/2만큼 지연된 신호를 상기 지연 수단의 출력에 발생하는 수단(360)을 포함하며 ; 상기 제 1 신호 결합 수단(340)이 제 1 진폭 대 주파수 응답 특성을 나타내며 ; 상기 제 2 신호 결합 수단(350)이 제 2 진폭 대 주파수 응답 특성을 나타내는 것을 특징으로 하는 디지탈 필터.
제 6 항에 있어서, 상기 신호 결합 수단(304 내지 316)이 상기 시프트 레지스터의 중간점에 대해 대칭적인 가중화 함수값을 가진 다수의 가중화 함수 회로를 포함하고, 상기 합산 수단(320 내지 330)이 시프트 레지스터(302)의 상기 중간점 주변에 대칭적으로 위치되는 다수의 가산기를 포함하는 것을 특징으로 하는 디지탈 필터.
제 7 항에 있어서, 상기 지연 수단(302, 360)이 가중화 함수 회로(310)의 직렬 결합과 상기 시프트 레지스터로서 단의 수의 1/2을 가진 제 2 의 시프트 레지스터(360)를 포함하는 것을 특징으로 하는 디지탈 필터.
제 8 항에 있어서, 상기 제 1 신호 결합 수단(340)이 상기 지연 수단(360) 및 상기 시프트 레지스터(302)에 의해 발생된 신호를 가산적으로 결합하는 가산적인 신호 결합기를 구비하며 ; 상기 제 2 신호 결합 수단이 상기 지연 수단(360)과 상기 시프트 레지스터(302)에 의해 발생된 신호를 감산적으로 결합하는 감산적인 신호 결합기를 포함하는 것을 특징으로 하는 디지탈 필터.
제 3 항 또는 제 7 항에 있어서, 상기 가중화 함수 회로 (102내지 118 ; 304 내지 310)가 시프트 및 가산 회로를 포함하는 것을 특징으로 하는 디지탈 필터.
제 5 항 또는 제 9 항에 있어서, 상기 감산적인 신호 감산기(140 ; 350)가 상기 인가된 신호의 2의 보수화를 위한 수단(172 ; 352)과 가산기(180 ; 350)를 포함하는 것을 특징으로 하는 디지탈 필터.