KR910001427B1 - 디지탈 전송시스템의 데이타 검출회로 - Google Patents

디지탈 전송시스템의 데이타 검출회로 Download PDF

Info

Publication number
KR910001427B1
KR910001427B1 KR1019880003928A KR880003928A KR910001427B1 KR 910001427 B1 KR910001427 B1 KR 910001427B1 KR 1019880003928 A KR1019880003928 A KR 1019880003928A KR 880003928 A KR880003928 A KR 880003928A KR 910001427 B1 KR910001427 B1 KR 910001427B1
Authority
KR
South Korea
Prior art keywords
signal
data
input
clock
predetermined
Prior art date
Application number
KR1019880003928A
Other languages
English (en)
Other versions
KR890016795A (ko
Inventor
서중교
Original Assignee
삼성전자 주식회사
안시환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 안시환 filed Critical 삼성전자 주식회사
Priority to KR1019880003928A priority Critical patent/KR910001427B1/ko
Publication of KR890016795A publication Critical patent/KR890016795A/ko
Application granted granted Critical
Publication of KR910001427B1 publication Critical patent/KR910001427B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

내용 없음.

Description

디지탈 전송시스템의 데이타 검출회로
제1도는 본 발명의 회로도.
제2도는 제1도에 따른 동작파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 등화기 20 : 잡음제거부
30 : 플립플롭 40 : 앤드게이트
50 : 클럭발생 및 카운터부 60 : 익스클루시브오아게이트
본 발명은 디지탈 전송시스템에서 데이타 및 클럭을 정확히 검출하는 데이타 검출회로에 관한 것으로, 특히 전송데이타 및 상기 전송데이타 동일 위상의 클럭을 하나의 검출수단으로 추출하므로 정확한 데이타검출과 전송 라인을 줄일 수 있는 디지탈 전송시스템의 데이타 검출회로에 관한 것이다.
일반적으로 전송 방식은 아날로그 전송방식과 디지탈 전송방식의 두가지로 구별된다. 여기서 아날로그 전송방식은 통상 아날로그 변조라 불리우는 신호 변환 기술을 이용해서 음성, 영상등 아날로그 신호를 정현반송파의 전폭, 위상 주파수의 연속적 변화 또는 반복 펄스의 진폭, 폭, 위치등 파라메터의 연속적인 변화형으로 변환시켜 전송하는 방식이다. 한편, 디지탈 전송방식은 이것과는 전혀 대조적으로 아날로그 정보를 디지탈량으로 변환시켜 전송하는 방식으로 아날로그 전송방식에서는 볼 수 없는 여러가지 잇점과 특징을 갖고 있다. 즉 통신로 잡음의 영향을 거의 받지 않는 전송 및 재생중계가 가능하고, 부화화가 용이하며, 또한 전송 및 교환기능의 결합이 가능한 등등의 잇점이 있으므로 점차 발전이 기대된다.
종래의 디지탈 전송시스템의 데이타 검출회로는 수신클럭데이타를 검출하기 위한 회로가 각각 있고 또한 소정의 수신신호가 입력단을 통해 등화기로 입력되면 상기 등화기에서만 수신신호를 검출하여 출력단을 통해 출력하므로 심하게 왜곡된 신호는 데이타의 검출히 힘드는 문제점이 있어 왔다.
따라서 본 발명의 목적은 디지탈 전송시스템에서 전송데이타 및 상기 전송데이타와 동일 위상의 클럭을 하나의 검출수단으로 추출하므로 정확한 데이타 검출과 전송 라인을 줄일 수 있는 시스템의 데이타 검출회로를 제공함에 있다.
이하 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.
10은 제1 입력선(1)을 통해 소정의 전송신호를 입력하여 상기 제1 입력선(1)에 의해 감쇄된 상기 전송신호를 재생하여 출력하는 등화기이며 20은 플립플롭(P1-Pn), 앤드게이트(A1)으로 구성되어 상기 등화기(10)에 의해 재생된 신호를 입력하여 전송시 생기게 되는 잡음을 제거하는 잡음제거부이고 30은 플립플롭(301), 오아게이트(302), 인버터(303)로 구성되어 상기 잡음제거부(20)에서 잡음이 제거된 신호와 소정의 리세트 신호를 입력하여 수신된 데이타를 검출하는 데이타검출부이며 40은 상기 데이타검출부(30)에서 검출된 데이타와 소정의 분주신호를 입력하여 펄스신호를 생성하는 앤드게이트이고 50은 클럭분주기(501), 카운터(502), 수신클럭발생기(503)로 구성되어 제2 입력선(2)을 통하여 입력되는 소정의 클럭신호를 분주한후 샘플링신호와 분주신호를 생성하며 상기 앤드게이트(40)의 펄스신호를 입력하여 펄스수에 따라 일정한 카운트를 한후 리셋트신호를 생성하고 또한 상기 데이타검출부(30)로부터 검출된 데이타와 상기 클럭발생 및 카운터부(50)의 동기 클럭신호를 입력하여 클럭동기가 이루어진 데이타를 데이타출력선(3)으로 출력하는 익스클루시브오아게이트이다.
제2도는 제1도에 따른 동작파형도로서 (a)는 소정의 시스템으로 전송이전파형이고 (b)는 제1 입력선(1)에 입력된 수신파형이며 (c)는 제1 입력선(1)에 의해 왜곡된 파형이고 (d)는 앤드게이트(A1)의 잡음이 제거된 파형이며 (e)는 클럭분주기(501)의 분주파형이고 (f)는 앤드게이트(40)의 펄스파형이며 (g)는 카운터(502)는 리셋트파형이며 (h)는 플립플롭(301)에서 검출된 데이타 파형이고 (i)는 수신클럭발생기(503)의 동기클럭파형이며 (j)는 익스클루시브(60)의 클럭동기데이타 출력파형이다.
이하 제1, 2도를 참조하여 상세히 설명한다.
제1 입력선(1)을 통해 입력되는 제2도(h)와 같은 소정의 송신신호는 등화기(10)에 의해 제2도(c)와 같이 재생되어 플립플롭(P1)의 입력단(D1)으로 입력한다. 한편 상기 플립플롭(P1)의 출력단(Q1)은 앤드게이트(A1)과 접속함과 동시에 플립플롭(P2)의 입력단자(D2)와 접속하고 계속 플립플롭(P2- Pn)까지 상기와 같은 방식으로 접속된다.
그리고 제2 입력선(2)을 통해 입력되는 소정의 클럭신호는 클럭분주기(501)에 의해 제2도(e)와 같이 분지된후 상기 플립플롭(P1-Pn)의 클럭단(CP1-CPn)에 동기식 입력되므로 상기 플립플롭(P1-Pn)은 상기 등화기(10)에 의해 재생된 신호의 잡음을 제거하여 앤드게이트(A1)로 입력한다. 상기 앤드게이트(A1)은 상기 플립플롭(P1-Pn)에서 입력된 신호가 모두 일치할때 즉 잡음이 제거되었을 때 제3도(d)와 같이 잡음이 제거된 수신신호를 플립플롭(301)의 클럭단(CP0)와 오아게이트(302)의 한단자로 동시에 입력한다. 이때 상기 플립플롭(301)은 입력단자(D0)로 항상 "하이"신호를 공급받으므로 상기 플립플롭(301)의 출력단자(Q)는 "하이"신호를 앤드게이트(40)의 한 단자로 입력함과 동시에 디지탈 위상동기 루프로 이루어진 수신클럭 발생기(503)로 입력한다. 그리고 상기 앤드게이트(40)는 다른 단자로 제2도(e)와 같은 상기 클럭분주기(501)의 분주클럭을 입력하여 제2도(f)와 같은 펄스신호를 생성하여 카운터(502)로 입력한다. 이때 상기 카운터(502)는 입력된 펄스신호를 일정 카운터한후 생성된 제2도(g)와 같은 리세트신호를 인버터(303)을 통해 상기 오아게이트(302)의 다른 단자로 입력하고 상기 오아게이트(302)는 입력된 신호에 따라 오아링하여 상기 플립플롭(301)의 리세트단
Figure kpo00001
으로 입력한다. 여기서 제2도(f)의 점선부는 제2도 (d)가 "하이"로 나타나므로 상기 플립플롭(301)의 리세트단
Figure kpo00002
에 영향을 못미치게 되고 또 상기 카운터(502)는 이 시점에서 다시 카운터하여 3번째 펄스에서 다시 리세트펄스를 발생하게 된다. 그러므로 상기 플립플롭(301)은 입력된 리세트신호에 의하여 제3도(h)와 같이 수신된 데이타를 검출하여 익스클루시브오아게이트(60)의 한단자로 입력한다. 한편 통상적인 디지탈 위상동기 루프로 구성된 상기 수신클럭발생기(503)는 제3도(h)와 같이 검출된 데이타를 이용하여 제3도 (i)와 같은 동기클럭신호를 생성한후 상기 익스클루시브오아게이트(60)의 다른 단자로 입력한다.
따라서 상기 익스클루시브오아게이트(60)은 출력단자(Q)로 제2도(j)와 같이 클럭 동기된 데이타를 출력한다.
상술한 바와 같이 본 발명은 디지탈 전송시스템에서 전송데이타 및 상기 전송데이타와 동일 위상의 클럭을 하나의 검출수단으로 추출하므로 정확한 데이타 검출과 전송 라인을 줄일 수 있는 잇점이 있다.

Claims (1)

  1. 디지탈전송시스템의 데이타 검출회로에 있어서, 제1 입력선(1)을 통해 소정의 송신데이타를 입력하여 상기 제1 입력선(1)에 의해 감쇄된 신호를 재생하는 등화기(10)와, 상기 등화기(10)의 재생신호를 입력하여 전송시 생기게 되는 잡음을 제거하는 잡음제거부(20)와, 상기 잡음제거부(20)에서 잡음이 제거된 신호와 소정의 리세트신호를 입력하여 수신된 데이타를 검출하는 데이타검출부(30)와, 상기 데이타검출부(30)에서 검출된 데이타와 소정의 분주신호를 입력하여 펄스신호를 생성하는 앤드게이트(40)와, 제2 입력선(2)을 통하여 입력되는 소정의 클럭신호를 분주한후 샘플링신호와 분주신호를 생성하며 상기 앤드게이트(40)의 펄스신호를 입력하여 펄스수에 따라 일정한 카운트를 한후 리셋트신호를 생성하고 또한 상기 데이타검출부(30)에서 검출된 데이타를 이용하여 동기클럭신호를 생성하는 클럭발생 및 카운터부(50)와, 상기 데이타검출부(30)에서 검출된 데이타와 상기 클럭발생 및 카운터부(50)의 동기 클럭신호를 입력하여 클럭동기가 이루어진 데이타를 데이타출력선(3)으로 출력하는 익스클루시브오아게이트(60)로 구성됨을 특징으로 하는 디지탈 전송시스템의 데이타 검출회로.
KR1019880003928A 1988-04-07 1988-04-07 디지탈 전송시스템의 데이타 검출회로 KR910001427B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880003928A KR910001427B1 (ko) 1988-04-07 1988-04-07 디지탈 전송시스템의 데이타 검출회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880003928A KR910001427B1 (ko) 1988-04-07 1988-04-07 디지탈 전송시스템의 데이타 검출회로

Publications (2)

Publication Number Publication Date
KR890016795A KR890016795A (ko) 1989-11-30
KR910001427B1 true KR910001427B1 (ko) 1991-03-05

Family

ID=19273484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003928A KR910001427B1 (ko) 1988-04-07 1988-04-07 디지탈 전송시스템의 데이타 검출회로

Country Status (1)

Country Link
KR (1) KR910001427B1 (ko)

Also Published As

Publication number Publication date
KR890016795A (ko) 1989-11-30

Similar Documents

Publication Publication Date Title
KR930007716B1 (ko) 비트 동기를 위한 디지틀 위상 검출기
US5923190A (en) Phase detector having a sampling circuit
US6845490B2 (en) Clock switching circuitry for jitter reduction
KR910001427B1 (ko) 디지탈 전송시스템의 데이타 검출회로
JPH01205237A (ja) 同期機能不全検出
KR950020649A (ko) 디지탈오디오신호의 복조장치
JPS613545A (ja) 標本化回路
US5175734A (en) Clock supply for multiplex systems
JP3157029B2 (ja) データ受信装置
JPS60163577A (ja) 水平同期信号挿入方法
JPH07264176A (ja) フレーム番号付加方式と信号伝送装置
KR960003563B1 (ko) 진폭변조파의 포락선 검출방법 및 그 장치
KR930000452B1 (ko) 비동기 펄스 파형의 동기화 회로
KR930002256B1 (ko) Pcm클럭 발생회로
KR950008462B1 (ko) 디지틀 비트 동기 장치
KR930011481B1 (ko) 디지틀 비디오 광 전송장치에서의 동기제어회로
JP2793726B2 (ja) 水平同期信号検出装置
KR930002133B1 (ko) 복합 운용방식 dm 통신시스템의 수신회로
KR0183777B1 (ko) 칼라벌스트 위상틀어짐 검출장치
KR0120533B1 (ko) 멀티플랙스 아날로그 콤퍼넌트(mac) 방식의 라인 동기검출회로
JP2699370B2 (ja) Pll装置
JP2000295193A (ja) 同期検出装置
JP2970241B2 (ja) サンプリングクロック情報生成回路
JPS59211164A (ja) 画像デ−タの標本化方法
JPS5911081A (ja) サンプリングクロツクパルス再生回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee