KR930002256B1 - Pcm클럭 발생회로 - Google Patents

Abstract

내용 없음.

Description

PCM클럭 발생회로

제1도는 본 발명의 구성을 나타낸 회로도.

제2도는 제1도의 각부분의 신호파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 내지 4 : 플립플롭

5,6 : 카운터 7 : 인버터

8 : OR 게이트 9 : 점프컨넥터

10 : 클럭소스 11 : 1/2 분주회로

12 : 1/4분주회로 l3 : 카운터 회로

L1 : 인덕터

본 발명은 PCM 방식을 이용한 디지탈 시스템에 필요한 PCM 클럭 발생회로에 관한 것으로 특히 노이즈를 제거하기 위해 클럭소스에 페라이트 비드(perrite bead)를 첨가하고 새로운 시스템에 호환성을 가질 수있도록 하기 위해 클럭신호 선택방식을 채용한 PCM 클럭 발생회로에 관한 것이다.

PCM 방식을 이용한 디지탈 시스템에서 PCM화된 디지탈 데이타를 스위칭 IC를 통해 정확히 전달하기 위해서는 정확한 클럭신호가 필요하다. 그러나 종래의 PCM 클럭 발생회로는 불필요한 집적회로(IC)의 사용으로 인해 클럭신호에 동기를 정확하게 맞추기 어렵고 생산비가 증가하는 문제점이 있다. 또한 비교적 높은 클럭신호의 사용으로 인한 노이즈의 발생으로 불필요한 노이즈가 발생되어 다른 집적회로의 오동작을 야기하는 문제점도 있다.

상기 문제점을 제거하기 위해 안출된 본 발명은 클럭소스에서 페라이트 비드를 첨가하여 노이즈를 제거하여 클럭신호 자체의 특성을 향상시키고 다른 집적회로의 오동작 발생 여건을 제거하고 클럭신호 선택방식을 이용하여 새로운 시스템에도 호환성을 갖도록 하는 PCM 클럭 발생회로를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위해 본 발명은 노이즈 제거를 위해 페라이트 비드를 첨가하는 클럭소스, 상기 클럭소스의 출력단에 연결되어 불필요한 노이즈를 제거하는 인덕터, 상기 인덕터에 연결되어 상기 클럭소스로부터 출력되는 클럭신호에 대해 1/2 분주된 신호를 출력하는 1/2 분주수단, 상기 1/2 분주수단에 연결되어 상기 클럭소스로부터 출력되는 클럭신호에 대해 1/4 분주된 신호를 출력하는 1/4 분주수단, 상기 1/4 분주수단에 연결되어 클럭신호를 선택할 수 있도록 하는 점프컨넥터, 상기 점프컨넥터에 연결된 카운터 수단으로 구성되어 8KHz의 PCM 샘플링 주파수를 출력하는 것을 특징으로 한다.

이하 첨부한 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

제1도는 본 발명의 구성을 나타낸 회로도이고 제2도는 제1도의 각 부분의 신호파형도로서 1 내지 4는 플립플롭, 5와 6은 카운터, 7은 인버터, 8은 OR 게이트, 9는 점프컨넥터, 10은 클럭소스, 11은 1/2 분주회로, 12는 1/4 분주회로, 13은 카운터 회로, L1은 인덕터를 각각 나타낸다.

본 발명은 제1도에 도시한 바와 같이 클럭소스(10), J-K 플립플롭(1) 및 D플립플롭(2)으로 구성된 1/2 분주회로(11), J-K 플립플롭(3) 및 D플립플롭(4)으로 구성된 1/4 분주회로(12), 두개의 카운터(5,6)로 구성된 카운터 회로(13), 점프컨넥터(9), 인덕터(L1), 인버터(7), 및 OR 게이트(8)로 구성되어 있다.

제2도를 참조하여 상기 본 발명의 일실시예를 설명하면 다음과 같다.

클럭소스(10)는 패러티 비트를 첨가하여 클럭신호를 출력하고 클럭소스(10)로부터 출력된 클럭신호는 가장 좋은 신호를 얻기 위해 불필요한 노이즈 제거에 사용되는 인덕터(L1)를 통해 1/2 분주회로(11)의 J-K 플립플롭(1)의 클럭입력단자(CLK)로 반전 입력되어 1/2 분주되어 출력된다. 상기 J-K 플립플롭(1)의 출력단(Q1)에 입력단(D)을 연결한 1/2 분주회로(11)의 D플립플롭(2)은 J-K 플립플롭(1)으로부터 출력되는1/2 분주된 신호를 입력으로 하고 클럭소스(10)에서 출력되는 클럭신호를 클럭입력(CLK)으로 하여 상기 클럭소스에서 출력되는 클럭신호에 대해 1/2로 분주된 신호를 출력한다.

1/4 분주회로(12)의 J-K 플립플롭(3)은 상기 1/2 분주회로(11)의 출력인 클럭소스(10)의 클럭신호에 대해 1/2 분주된 신호를 반전시켜 클럭입력(CLK)으로 하여 상기 1/2 분주회로(11)의 D플립플롭(2)의 출력신호(Q1)에 대해 1/2 분주된 신호를 출력한다. 상기 1/4 분주회로(12)의 D플립플롭(4)은 상기 J-K 플립플롭(3)의 출력신호(Q2)인 클럭소스(10)의 클럭신호에 1/4 분주된 신호를 입력단(D)에 입력시키고 상기 1/2분주회로(11)의 D플립플롭(2)의 클럭소스(10)의 클럭신호에 대해 1/2 분주된 신호를 클럭신호 입력단(CLK)에 입력시켜 클럭소스에 대해 1/4 분주된 신호를 출력한다.

상기 1/4 분주회로(12)의 D플립플롭(4)의 출력단(Q2) 및 반전출력단(Q2)에 점프컨넥터(9)르 연결하므로써 필요로 하는 시스템 클럭을 선택하여 사용할 수 있다.

카운터 회로(13)의 카운터(5)는 상기 점프컨넥터(9)로부터 클럭신호를 선택하여 클럭 입력단(CLK)에 입력시키고 출력(RCO)을 카운터(6)에 입력시킨다. 상기 카운터(5)의 출력을 입력으로 하는 카운터(6)는 상기 카운터(5)와 마찬가지로 상기 점프컨넥터(9)로부터 출력신호를 선택하여 클럭신호 입력단(CLK)에 입력시키면 PCM에서 가장 중요한 음성신호의 PCM 샘플링 주파수(8KHz)가 출력된다. 또한 인버터(7)는 상기카운터(6)의 다른 출력단(RCO)의 출력을 입력으로 하고 OR 게이트(8)는 상기 인버터(7)의 출력 및 상기 D플립플롭(4)의 반전출력(Q2)을 입력으로 하여 PCM 스위칭 IC 싱크클럭을 출력한다.

상기와 같이 구성되어 작동하는 본 발명은 클럭소스에서 패러티 비트를 첨가하므로써 노이즈가 제거되어 클럭신호 자체의 특성을 향상시키고 클럭신호 선택 방식의 채용으로 새로운 시스템에도 호환성을 가질 수 있는 이점이 있고 PCM 방식을 이용한 모든 디지탈 회로의 클럭 발생회로에 적용되며 특히 키폰(keyphone) 및 PABX(Private Automatic Branch Exchange) 등에 적용된다.

Claims (4)

1. 노이즈 제거를 위해 페라이트 비드를 첨가하는 클럭소스(10), 상기 클럭소스(10)의 출력단에 연졀되어 불필요한 노이즈를 제거하는 인덕터(L1), 상기 인덕터(L1)에 연결되어 상기 클럭소스(10)로부터 출력되는 클럭신호에 대해 1/2 분주된 신호를 출력하는 1/2 분주수단(11), 상기 1/2 분주수단(11)에 연결되어 상기클럭소스(10)로부터 출력되는 클럭신호에 대해 1/4 분주된 신호를 출력하는 1/4 분주수단(12), 상기 1/4 분주수단(12)에 연결되어 클럭신호를 선택할 수 있도록 하는 점프컨넥터(5), 상기 점프컨넥터(9)에 연결된 카운터 수단(13)으로 구성되어 8KHz의 PCM 샘플링 주파수를 출력하는 것을 특징으로 하는 PCM 클럭 발생회로.
2. 제1항에 있어서, 상기 카운터 수단(13)의 출력단에 연결된 인버터(7), 상기 인버터(7)의 출력단 및 상기 1/4 분주수단(12)의 반전 출력단에 연결된 OR 게이트(8)를 더 포함하여 PCM 스위칭 IC 싱크클럭을 출력하는 것을 특징으로 하는 PCM 클럭 발생회로.
3. 제1항에 있어서, 상기 1/2 분주수단(11) 및 1/4 분주수단(12)은 J-K 플립플롭, 상기 J-K 플립플롭의 출력단에 데이터 입력단이 연결되고 상기 J-K 플립플롭의 클럭을 클럭 입력으로 하는 D플립플롭으로 구성된 것을 특징으로 하는 PCM 클럭 발생회로.
4. 제1항에 있어서, 상기 카운터 수단(13)은 제1카운터(5), 상기 제1카운터(5)의 출력단(RCO) 및 클럭 입력단(CLK)에 입력단(ENT) 및 클럭 입력단(CLK)이 연결된 제2카운터(6)로 구성된 것을 특징으로 하는 PCM 클럭 발생회로.

Images