KR900019188A - 시험 방법, 시험회로 및 시험회로를 갖는 반도체 집적회로 - Google Patents

시험 방법, 시험회로 및 시험회로를 갖는 반도체 집적회로 Download PDF

Info

Publication number
KR900019188A
KR900019188A KR1019900007194A KR900007194A KR900019188A KR 900019188 A KR900019188 A KR 900019188A KR 1019900007194 A KR1019900007194 A KR 1019900007194A KR 900007194 A KR900007194 A KR 900007194A KR 900019188 A KR900019188 A KR 900019188A
Authority
KR
South Korea
Prior art keywords
output
block
test
data
test data
Prior art date
Application number
KR1019900007194A
Other languages
English (en)
Other versions
KR930011423B1 (ko
Inventor
히데오 토쿠다
데쓰 타니자와
Original Assignee
야마모또 다꾸마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모또 다꾸마, 후지쓰 가부시끼가이샤 filed Critical 야마모또 다꾸마
Publication of KR900019188A publication Critical patent/KR900019188A/ko
Application granted granted Critical
Publication of KR930011423B1 publication Critical patent/KR930011423B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318569—Error indication, logging circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음

Description

시험 방법, 시험회로 및 시험회로를 갖는 반도체 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명에 따라 시험 방법, 시험회로 및 시험회로를 갖는 반도체 집적회로의 실시예를 설명하기 위하여 반도체 집적회로의 필수적인 부분을 보여주는 회로 다이어 그램, 제 3도는 제 2도에 도시된 한 블록의 출력부 실시예를 보여주는 회로 다이어 그램, 제 4도는 첫번째 시스템이 사용될때 쉬프트 레지스터의 일반적인 접속을 보여주는 도, 제 5도는 두번째 시스템이 사용될때 일반적인 쉬프트 레지스터의 접속을 보여주는 도.

Claims (36)

  1. 주블록 회로부(B1-Bm)와 출력부(C1-Cm)을 갖는 각 다수 블록(A1-Am)으로 이루어지는 반도체 집적회로 시험기능의 시험 방법에 있어서, 상기 시험방법은, 각 출력부가 블록에 대응하는 하나의 주블록 회로부(B1-Bm)의 출력 데이터(I1-In)를 출력하기 위하여 노멀 모드에서 각 블록(A1-Am)의 출력부(C1-Cm)에 제어신호(TM1-TMm)을 공급하고, 각 출력부가 다른 블록의 주 블록 회로부에 공급된 시험 데이터를 출력하기 위하여 테스트 모드에서 각 블록의 출력부에 제어 신호와 시험 데이터(T1-Tn)을 공급하고, 그리고 테스트 모드에서 각 블록의 출력부에 출력 데이터와 시험 데이터를 비교하고 비교된 출력 데이터와 시험 데이터가 상기 하나의 블록에 매치되지 않을때 블록에 대응하는 하나의 오류를 지시하는 오류 검출 신호(SO1-SOm)를 출력하는 단계로 이루어진 것을 특징으로 하는 시험 방법.
  2. 청구범위 제 1항에 있어서, 각각의 상기 출력부(C1-Cm)는 쉬프트 레지스터(SR)를 포함하고, 상기 테스트 시험 (T1-Tn)은 첫 번째 스테이지에 출력부의 쉬프트 레지스터에 공급되고, 두 번째 단에 출력부 (C2-Cm)의 쉬프트 레지스터에 공급되며 다음 스테이지는 이전 단에서 출력부(C1-Cm)의 쉬프트 레지스터의 시험데이터 출력으로 각각 공급되는 것을 특징으로 하는 시험 방법.
  3. 청구범위 제 1항에 있어서, 각각의 상기 출력부는 쉬프트 레지스터(SR)를 포함하고, 상기 시험 데이터(T1-Tn)는 블록 (A1-Am)의 출력부 (C1-Cm)의 각 쉬프트 레지스터에 각각 공급되는 것을 특징으로 하는 시험방법.
  4. 청구범위 제 1항에 있어서, 스캔 어드레스(Add-1, Add-2)가 시험된 출력부을 지정하기 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로 하는 시험방법.
  5. 청구범위 제 1항에 있어서, 스캔 어드레스(Add-1, Add-2)가 시험된 출력부을 지정하기 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로 하는 시험방법.
  6. 주블록 회로부((B1-Bm)와 출력부(C1-Cm)를 갖는 각각의 다수 블록이 있는 반도체 집적 회로내의 시험 회로에 있어서, 상기 시험회로가 노멀 모드에서 제어 신호(TM1-TMm)를 수신하고 블록에 대응하는 하나의 주블록 회로부(B1-Bm)의 각 출력부 출력 데이터(I1-Im)으로부터 출력하기 위한 각 블록(A1-Am)의 출력부(C1-Cm) 내의 수단(C1-Cm), 테스트 모드에서 제어신호와 시험 데이터를 수신하고 다른 블록의 주블록 회로부에 공급된 각 출력부로부터 시험 데이터를 출력하기 위한 각 블록(A1-Am)의 출력부(C1-Cm)내의 수단(C1-Cm) 및 테스트 모드에서 각 블록의 출력부(C1-Cm)에서 출력 데이터와 시험 데이터를 비교하고 비교된 출력 데이터와 시험 데이터가 상기한 블록에 매치되지 않을때 블록에 대응하는 하나의 오류를 오류 검출 신호(SO1-SOm)를 출력하기 위한 수단(C1-Cm)으로 이루어지는 것을 특징으로 하는 반도체 집적회로 내의 시험회로.
  7. 청구범위 제 5항에 있어서, 각각의 상기 출력부(C1-Cm)는 쉬프트 레지스터(R)를 포함하고, 상기 시험 데이터(T1-Tm)는 첫번째 단의 출력부(C1)의 쉬프트 레지스터와 두번째단 출력부(C2-Cm)의 쉬프트 레지스터에 공급되고 다음의 단은 이전단에 출력부분 쉬프트 레지스터의 시험 데이터 출력으로 각각 공급되는 것을 특징으로 하는 시험회로.
  8. 청구범위 제 5항에 있어서, 각각의 상기 출력부(C1-Cm)는 쉬프트 레지스터(SR)를 포함하고, 상기 시험 데이터(T1-Tm)는 블록(A1-Am)의 각 출력부(C1-Cm)이 쉬프트 레지스터에 각각 공급되는 것을 특징으로 하는 시험회로.
  9. 청구범위 제 5항에 있어서, 스캔 어드레스(Add-1, Add-2)가 시험된 출력부를 지정 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로 하는 시험회로.
  10. 주블록 회로부(B1-Bm)와 출력부(C1-Cm)를 포함하는 각각의 다수 블록(A1-Am)으로 이루어지는 반도체 집적 회로에 있어서, 노멀모드에 제어시호(TM1-TMm)를 수신하고 블록에 대응하는 하나의 주블록회로부(B1-Bm)의 각 출력부출력 데이터(I1-Im)로부터 출력하기 위한 각각의 블록(A1-Am)의 출력부(C1-Cm)내의 수단(C1-Cm), 테스트 모드에서 제어신호와 시험 데이터(T1-Tm)를 수신하고 다른 블록의 주블록 회로부에 공급된 각 출력부로부터 시험 데이터를 출력하기위한 각 블록의 출력부(C1-Cm)내의 수단(C1-Cm) 및 테스트 모드에서 각 블록의 출력부(C1-Cm)에 출력 데이터와 시험 데이터를 비교하고 비교된 출력 데이터와 시험 데이터가 상기 하나의 블록에서 매치되지 않을 때 블록에 대응하는 하나의 오류를 지시하는 오류 검출 신호(SO1-SOm)를 출력하기 위한 수단(C1-Cm)으로 이루어지는 것을 특징으로하는 반도체 집적회로.
  11. 청구범위 제 5항에 있어서, 각각의 상기 출력부(C1-Cm)는 쉬프트 레지스터(SR)를 포함하고, 상기 시험 데이터(T1-Tm)는 블록(A1-Am)의 각 출력부(C1-Cm)이 쉬프트 레지스터에 각각 공급되는 것을 특징으로 하는 시험회로.
  12. 청구범위 제 5항에 있어서, 스캔 어드레스(Add-1, Add-2)가 시험된 출력부를 지정 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로 하는 시험회로.
  13. 주블록 회로부(B1-Bm)와 출력부(C1-Cm)를 포함하는 각각의 다수 블록(A1-Am)으로 이루어지는 반도체 집적 회로에 있어서, 노멀모드에 제어시호(TM1-TMm)를 수신하고 블록에 대응하는 하나의 주블록회로부(B1-Bm)의 각 출력부출력 데이터(I1-Im)로부터 출력하기 위한 각각의 블록(A1-Am)의 출력부(C1-Cm)내의 수단(C1-Cm), 테스트 모드에서 제어신호와 시험 데이터(T1-Tm)를 수신하고 다른 블록의 주블록 회로부에 공급된 각 출력부로부터 시험 데이터를 출력하기위한 각 블록의 출력부(C1-Cm)내의 수단(C1-Cm) 및 테스트 모드에서 각 블록의 출력부(C1-Cm)에 출력 데이터와 시험 데이터를 비교하고 비교된 출력 데이터와 시험 데이터가 상기 하나의 블록에서 매치되지 않을 때 블록에 대응하는 하나의 오류를 지시하는 오류 검출 신호(SO1-SOm)를 출력하기 위한 수단(C1-Cm)으로 이루어지는 것을 특징으로하는 반도체 집적회로.
  14. 청구범위 제 5항에 있어서, 스캔 어드레스(Add-1, Add-2)가 시험된 출력부를 지정 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로 하는 시험회로.
  15. 주블록 회로부(B1-Bm)와 출력부(C1-Cm)를 포함하는 각각의 다수 블록(A1-Am)으로 이루어지는 반도체 집적 회로에 있어서, 노멀모드에 제어시호(TM1-TMm)를 수신하고 블록에 대응하는 하나의 주블록회로부(B1-Bm)의 각 출력부출력 데이터(I1-Im)로부터 출력하기 위한 각각의 블록(A1-Am)의 출력부(C1-Cm)내의 수단(C1-Cm), 테스트 모드에서 제어신호와 시험 데이터(T1-Tm)를 수신하고 다른 블록의 주블록 회로부에 공급된 각 출력부로부터 시험 데이터를 출력하기위한 각 블록의 출력부(C1-Cm)내의 수단(C1-Cm) 및 테스트 모드에서 각 블록의 출력부(C1-Cm)에 출력 데이터와 시험 데이터를 비교하고 비교된 출력 데이터와 시험 데이터가 상기 하나의 블록에서 매치되지 않을 때 블록에 대응하는 하나의 오류를 지시하는 오류 검출 신호(SO1-SOm)를 출력하기 위한 수단(C1-Cm)으로 이루어지는 것을 특징으로하는 반도체 집적회로.
  16. 주블록 회로부(B1-Bm)와 출력부(C1-Cm)를 포함하는 각각의 다수 블록(A1-Am)으로 이루어지는 반도체 집적 회로에 있어서, 노멀모드에 제어시호(TM1-TMm)를 수신하고 블록에 대응하는 하나의 주블록회로부(B1-Bm)의 각 출력부출력 데이터(I1-Im)로부터 출력하기 위한 각각의 블록(A1-Am)의 출력부(C1-Cm)내의 수단(C1-Cm), 테스트 모드에서 제어신호와 시험 데이터(T1-Tm)를 수신하고 다른 블록의 주블록 회로부에 공급된 각 출력부로부터 시험 데이터를 출력하기위한 각 블록의 출력부(C1-Cm)내의 수단(C1-Cm) 및 테스트 모드에서 각 블록의 출력부(C1-Cm)에 출력 데이터와 시험 데이터를 비교하고 비교된 출력 데이터와 시험 데이터가 상기 하나의 블록에서 매치되지 않을 때 블록에 대응하는 하나의 오류를 지시하는 오류 검출 신호(SO1-SOm)를 출력하기 위한 수단(C1-Cm)으로 이루어지는 것을 특징으로하는 반도체 집적회로.
  17. 청구범위 제9항에 있어서, 상기 시험 데이터가 첫번째 단의 출력부(C1)와 두번째단의 출력부(C2-Cm)에공급되고 다음의 단은 이전단에 출력부(C1-Cm-1)의 시험 데이터 출력으로 각각 공급되는 것을 특징으로 하는 반도체 집적회로.
  18. 청구범위 제 9항 또는 제 10항에 있어서, 각 출력부(C1-Cm)기 시험 데이터(T1-Tn)를 수신하는 쉬프트 레지스터부와 블록(A1-Am)에 대응하는 하나의 주블록 회로부(B1-Bm)의 출력데이터와 시렉터를 거쳐 시험 데이터를 수신하는 시렉터부를 포함하는 것을 특징으로하는 반도체 집적회로.
  19. 청구범위 제 11항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 다수 플립-플롭(121-12n)을 포함하는 것을 특징으로하는 반도체 집적회로.
  20. 청구범위 제 9항에 있어서, 상기 시험 데이터(T1-Tn)가 블록(A1-Am)의 각 출력부(C1-Cm)에 각각 공급되는 것을 특징으로하는 반도체 집적회로.
  21. 청구범위 제 8항 또는 13항에 있어서, 각 출력부(C1-Cm)가 시험 데이터(T1-Tn)를 수신하는 쉬프트 레지스터부 및 블록(A1-Am)에 대응하는 하나의 주블록 회로부(B1-Bm)의 출력 데이터(I1-Ia)시렉터부를 거쳐 테스트 데이터를 수신하는 시렉터부를 포함하는 것을 특징으로 하는 반도체 집적회로.
  22. 청구범위 제 14항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 두사 플립-플롭(121-12n)을 포함하는 것을 특징으로하는 반도체 집적회로.
  23. 청구범위 제 11항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 다수 플립-플롭(121-12n)을 포함하는 것을 특징으로하는 반도체 집적회로.
  24. 청구범위 제 9항에 있어서, 상기 시험 데이터(T1-Tn)가 블록(A1-Am)의 각 출력부(C1-Cm)에 각각 공급되는 것을 특징으로하는 반도체 집적회로.
  25. 청구범위 제 8항 또는 13항에 있어서, 각 출력부(C1-Cm)가 시험 데이터(T1-Tn)를 수신하는 쉬프트 레지스터부 및 블록(A1-Am)에 대응하는 하나의 주블록 회로부(B1-Bm)의 출력 데이터(I1-Ia)시렉터부를 거쳐 테스트 데이터를 수신하는 시렉터부를 포함하는 것을 특징으로 하는 반도체 집적회로.
  26. 청구범위 제 14항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 두사 플립-플롭(121-12n)을 포함하는 것을 특징으로하는 반도체 집적회로.
  27. 청구범위 제 9항에 있어서, 상기 시험 데이터(T1-Tn)가 블록(A1-Am)의 각 출력부(C1-Cm)에 각각 공급되는 것을 특징으로하는 반도체 집적회로.
  28. 청구범위 제 8항 또는 13항에 있어서, 각 출력부(C1-Cm)가 시험 데이터(T1-Tn)를 수신하는 쉬프트 레지스터부 및 블록(A1-Am)에 대응하는 하나의 주블록 회로부(B1-Bm)의 출력 데이터(I1-Ia)시렉터부를 거쳐 테스트 데이터를 수신하는 시렉터부를 포함하는 것을 특징으로 하는 반도체 집적회로.
  29. 청구범위 제 14항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 두사 플립-플롭(121-12n)을 포함하는 것을 특징으로하는 반도체 집적회로.
  30. 청구범위 제 8항 또는 13항에 있어서, 각 출력부(C1-Cm)가 시험 데이터(T1-Tn)를 수신하는 쉬프트 레지스터부 및 블록(A1-Am)에 대응하는 하나의 주블록 회로부(B1-Bm)의 출력 데이터(I1-Ia)시렉터부를 거쳐 테스트 데이터를 수신하는 시렉터부를 포함하는 것을 특징으로 하는 반도체 집적회로.
  31. 청구범위 제 14항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 두사 플립-플롭(121-12n)을 포함하는 것을 특징으로하는 반도체 집적회로.
  32. 청구범위 제 14항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 두사 플립-플롭(121-12n)을 포함하는 것을 특징으로하는 반도체 집적회로.
  33. 청구범위 제 9항에 있어서, 스캔어드레스(Add-1, Add-2)가 시험된 출력부를 지정하기 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로 하는 반도체 집적회로.
  34. 청구범위 제 16항에 있어서, 각 출력부(C1-Cm)가 스캔 클록 신호(SCK)와 함께 스캔어드레스(Add-1, Add-2)를 수신하는 스캔 래치부(SL) 및 블록(A1-Am)에 대응하는 하나의 주블록 회로부(B1-Bm)의 출력 데이터(I1-In)과 시험데이터(T1-Tn)으로 스캔 래치부의 출력을 수신하는 시렉터부를 포함하는 것을 특징으로 하는 반도체 집적회로.
  35. 청구범위 제 17항에 있어서, 상기 스캔 래치부(SL)가 스캔어드레스(Add-1, Add-2)와 스캔 클록 신호(SCK)에 대응하는 비트를 수신하기 위한 다수 래치회로(721-72n)를 포함하는 것을 특징으로 하는 반도체 집적회로.
  36. 청구범위 제 9항에 내지 제 18항중 어느 한항에 있어서, 테스트 모드에 관계하고, 각 불록(A1-Am)의 출력부(C1-Cm)에만 접속된 상호접속을 좀더 제공하는 것을 특징으로 하는 반도체 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900007194A 1989-05-19 1990-05-19 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로 KR930011423B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12740189 1989-05-19
JP1-127401 1989-05-19
JP89-127401 1989-05-19

Publications (2)

Publication Number Publication Date
KR900019188A true KR900019188A (ko) 1990-12-24
KR930011423B1 KR930011423B1 (ko) 1993-12-06

Family

ID=14959079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007194A KR930011423B1 (ko) 1989-05-19 1990-05-19 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로

Country Status (5)

Country Link
US (1) US5384533A (ko)
EP (1) EP0398816B1 (ko)
JP (1) JPH0394183A (ko)
KR (1) KR930011423B1 (ko)
DE (1) DE69031291T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872448A (en) * 1991-06-18 1999-02-16 Lightspeed Semiconductor Corporation Integrated circuit architecture having an array of test cells providing full controlability for automatic circuit verification
JPH063424A (ja) * 1992-06-22 1994-01-11 Mitsubishi Electric Corp 集積回路装置、および集積回路装置に組込まれるテストデータ発生回路
JPH06249919A (ja) * 1993-03-01 1994-09-09 Fujitsu Ltd 半導体集積回路装置の端子間接続試験方法
EP0685074B1 (en) * 1993-12-16 2004-03-17 Koninklijke Philips Electronics N.V. Device for testing the connection between an output of a means which outputs a fixed logic value and the input of a circuit
US6035262A (en) * 1994-06-27 2000-03-07 Tandem Computers Incorporated Real time observation serial scan test architecture
US5787096A (en) * 1996-04-23 1998-07-28 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5727001A (en) * 1996-08-14 1998-03-10 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5754559A (en) * 1996-08-26 1998-05-19 Micron Technology, Inc. Method and apparatus for testing integrated circuits
JP3384272B2 (ja) * 1997-02-27 2003-03-10 安藤電気株式会社 フェイルメモリ
US6223313B1 (en) 1997-12-05 2001-04-24 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based asic
US6611932B2 (en) 1997-12-05 2003-08-26 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based ASIC
US20040193977A1 (en) * 2001-12-20 2004-09-30 Cirrus Logic, Inc. Non-invasive, low pin count test circuits and methods utilizing emulated stress conditions
US6971045B1 (en) * 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
US7424417B2 (en) * 2002-11-19 2008-09-09 Broadcom Corporation System and method for clock domain grouping using data path relationships
US7460988B2 (en) * 2003-03-31 2008-12-02 Advantest Corporation Test emulator, test module emulator, and record medium storing program therein
JP4530703B2 (ja) * 2004-03-31 2010-08-25 川崎マイクロエレクトロニクス株式会社 半導体集積回路
US7500165B2 (en) 2004-10-06 2009-03-03 Broadcom Corporation Systems and methods for controlling clock signals during scan testing integrated circuits
JP2019061392A (ja) * 2017-09-26 2019-04-18 ルネサスエレクトロニクス株式会社 マイクロコントローラ及びマイクロコントローラの制御方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244048A (en) * 1978-12-29 1981-01-06 International Business Machines Corporation Chip and wafer configuration and testing method for large-scale-integrated circuits
US4340857A (en) * 1980-04-11 1982-07-20 Siemens Corporation Device for testing digital circuits using built-in logic block observers (BILBO's)
US4404519A (en) * 1980-12-10 1983-09-13 International Business Machine Company Testing embedded arrays in large scale integrated circuits
US4459693A (en) * 1982-01-26 1984-07-10 Genrad, Inc. Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like
JPS59150441A (ja) * 1983-02-03 1984-08-28 Toshiba Corp 半導体集積回路
GB8432533D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Integrated circuits
US4660198A (en) * 1985-04-15 1987-04-21 Control Data Corporation Data capture logic for VLSI chips
US4710933A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Parallel/serial scan system for testing logic circuits
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
US4931722A (en) * 1985-11-07 1990-06-05 Control Data Corporation Flexible imbedded test system for VLSI circuits
JPH0627776B2 (ja) * 1986-08-04 1994-04-13 三菱電機株式会社 半導体集積回路装置
KR900002770B1 (ko) * 1986-08-04 1990-04-30 미쓰비시 뎅끼 가부시끼가이샤 반도체 집적회로장치
JP2628154B2 (ja) * 1986-12-17 1997-07-09 富士通株式会社 半導体集積回路
JPS63182585A (ja) * 1987-01-26 1988-07-27 Toshiba Corp テスト容易化機能を備えた論理回路
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
JP2725258B2 (ja) * 1987-09-25 1998-03-11 三菱電機株式会社 集積回路装置
JPH0820967B2 (ja) * 1987-09-25 1996-03-04 三菱電機株式会社 集積回路
JPH01132980A (ja) * 1987-11-17 1989-05-25 Mitsubishi Electric Corp テスト機能付電子回路装置
JPH0746130B2 (ja) * 1988-05-19 1995-05-17 富士通株式会社 Ｌｓｉシステム
US5070296A (en) * 1990-06-22 1991-12-03 Honeywell Inc. Integrated circuit interconnections testing
DE4107172C2 (de) * 1991-03-06 1997-08-07 Siemens Ag Schaltungsanordnung zum Testen integrierter digitaler Schaltungen

Also Published As

Publication number Publication date
EP0398816A2 (en) 1990-11-22
EP0398816B1 (en) 1997-08-20
DE69031291D1 (de) 1997-09-25
EP0398816A3 (en) 1992-03-25
JPH0394183A (ja) 1991-04-18
DE69031291T2 (de) 1997-12-18
KR930011423B1 (ko) 1993-12-06
US5384533A (en) 1995-01-24

Similar Documents

Publication Publication Date Title
KR900019188A (ko) 시험 방법, 시험회로 및 시험회로를 갖는 반도체 집적회로
JP2641214B2 (ja) 回路試験方法
GB2281403B (en) Detecting faults on a printed circuit board
KR900002086A (ko) 집적 회로의 다중 전원 접속부 검사 방법 및 그 장치
GB2394064A (en) Boundary scan testing for a circuit with a serial channel
US6020752A (en) IC testing device adapted to selectively use I/O common system and I/O split system functions
KR880009381A (ko) 반도체 집적회로장치
DE69724742D1 (de) Speicherfeldprüfschaltung mit Fehlermeldung
US6073260A (en) Integrated circuit
KR880003248A (ko) 반도체 집적회로장치
KR960032501A (ko) 반도체 집적 회로 장치에 사용하는 스캔 테스트 회로
JPH041371B2 (ko)
US20020149387A1 (en) Test circuit and test method
JP2005055730A (ja) 表示ユニット，情報表示装置，およびその故障検出方法
US6292907B1 (en) State machine bit group selection apparatus for debugging a digital system
JP3222251B2 (ja) 半導体集積回路装置のテスト補助回路
JPH0325229Y2 (ko)
US5446390A (en) Method and apparatus for monitoring and displaying sequentially operating conditions of a plurality of devices
JPS63738A (ja) 情報処理装置
SU1416998A1 (ru) Тестопригодное цифровое устройство
SU1509902A2 (ru) Устройство дл обнаружени ошибок при передаче кодов
SU1092508A1 (ru) Устройство дл контрол и локализации неисправностей логических схем
JP2000338188A (ja) 半導体集積回路の試験回路
JPS6378695A (ja) 回線接続装置
SU1603390A1 (ru) Устройство дл контрол цифровых узлов

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041124

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee