KR930011423B1 - 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로 - Google Patents

시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로 Download PDF

Info

Publication number
KR930011423B1
KR930011423B1 KR1019900007194A KR900007194A KR930011423B1 KR 930011423 B1 KR930011423 B1 KR 930011423B1 KR 1019900007194 A KR1019900007194 A KR 1019900007194A KR 900007194 A KR900007194 A KR 900007194A KR 930011423 B1 KR930011423 B1 KR 930011423B1
Authority
KR
South Korea
Prior art keywords
output
block
test
data
circuit
Prior art date
Application number
KR1019900007194A
Other languages
English (en)
Other versions
KR900019188A (ko
Inventor
히데오 토쿠다
데쓰 타니자와
Original Assignee
후지쓰 가부시끼가이샤
야마모또 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모또 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR900019188A publication Critical patent/KR900019188A/ko
Application granted granted Critical
Publication of KR930011423B1 publication Critical patent/KR930011423B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318569—Error indication, logging circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용 없음.

Description

시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로
제1도는 첫번째 방법이 사용될 때 블록사이에서 종래의 상호접을 도시한 개략도
제2도는 본 발명에 따라 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로의 실시형태를 설명하기 위하여 반도체 집적회로의 필수적인 분을 도시한 회로도.
제3도는 제2도에 도시된 한 블록의 출력부의 실시형태를 도시한 회로도.
제4도는 첫번째 시스템이 사용될 때 쉬프트(shift) 레지스터의 일반적인 접속을 도시한 도면.
제5도는 두번째 시스템이 사용될 때 일반적인 쉬프트 레지스터의 접속을 도시한 도면.
제6도는 제3도에 도시된 출력부의 셀렉터(selector)를 도시한 회로도.
제7도는 제2도에 도시된 한 블록의 실시형태를 도시한 시스템 블록도.
제8도는 제7도에 도시된 블록의 출력부 실시형태를 도시한 회로도.
제9도는 제8도에 도시된 래치(latch)회로의 실시형태를 도시한 회로도.
제10도는 칩상에 블록 배열의 실시형태를 도시한 선도.
본 발명은 일반적으로 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로에 관한 것으로, 특히 반도체 집적회로의 블록을 시험하기 위한 시험방법, 시험회로, 시험회로를 갖는 반도체 집적회로에 관한 것이다.
최근에는, 칩상의 콤퓨터와 같은 시스템을 제공하기 위하여, 종래의 LSI칩의 기능을 갖는 블록을 집적한 표준-셀 LSI의 개발이 요구되고 있다. LSI가 블랙박스(black box)로서 취급되는 경우에 있는 종래의 시스템 설계와 유사하게, 블록은 종종 사용자가 표준-셀 LSI의 회로설계를 할 때 블랙박스로 취급된다. 이러한 이유로, 표준 셀 LSI의 제조자는 블록의 기능을 보증하기 위하여 각 블록을 시험해야만 한다. 그러나, LSI상에 신호핀의 수가 제한되기 때문에 LSI의 외부신호 핀으로부터 블록에 직접 액세스(access)하기는 어렵다. 그렇기 때문에 각 블록의 시험을 할 수 있도록 LSI내에 수단의 제공이 요구된다.
종래의 LSI 칩에 있어서는 직접 액세스가 LSI의 외부신호 핀으로부터 이루어질 수 없는 LSI의 부분을 시험할 때에, 플립-플롭 등이 시험데이터를 기록하고 판독하는데 사용되었다.
예를 들면, 각 블록을 시험하기 위하여 플립-플롭을 이용할 때, 플립-플롭은 각블록의 입출력 단자에 접속된다. 입력단자에 플립-플롭은 시험데이터를 기록하기 위하여 이용되고 출력단자에 접속된 플립-플롭은 시험데이터를 판독하기 위하여 이용된다.
시험테이터를 기록하고 판독하는 방법으로서, 기본적으로 두가지 방법이 있다. 첫번째 방법에 따라, 스캐인(scan-in)과 스캔 아웃(scan-out)기능은 각 래치회로에 제공되고 시험데이터는 스캔 어드레스를 근거로 하여 선택적으로 기록되고 판독된다. 이에 반해서, 두번째 방법에 따르면, 쉬프트 레지스터는 직렬로 플립플롭의 접속에 의하여 형성되고 시험데이터는 쉬프트 레지스터의 쉬프트 동작에 의하여 기록되고 판독된다.
종래의 시험방법에 따르면, 래치회로나 플립플롭은 각 블록의 입출력 단자에 제공된다. 래치회로나 플립플롭의 설비에 의하여, 각 블록의 회로규모가 커진다. 그 결과로서, 각 블록에 의하여 점유된 영역이 증가하고, 각 블록의 전력소비가 증가하고, 전파지연시간이 증가하며, 그것에 의해서 LSI의 성능을 저하시키는등 문제점이 있다.
더우기, 상술된 첫번째 방법이 시험데이터를 기록하고 판독하기 위하여 이용될 때, 각 래치회로에 어드레스와 클록신호선을 접속하는 것이 필수적이며, 각 블록에 접속되어야 하는 상호접속의 수가 증가한다. 즉, 블록사이에서 상호접속을 위한 채녈 영역이 확대되는 것이 필요하고, 이것은 집적밀도가 더 감소되도록 한다.
제1도는 첫번째 방법이 사용될 때 블록사이의 상호접속을 개략적으로 도시한 것이다. 제1도에 있어서, 반도체 집적회로는 이 경우에 i=1, 2 및 3인 입력부 101i와 출력부 102i를 갖는 블록 100i를 포함한다. 래치회로에 대하여 어드레스선, 클록신호선 등으로 형성된 상호접속군은 시험버스 104를 형성한다. 제1도에서 알수 있는 바와 같이, 시험버스 104는 각 블록 100i의 입력부 101i와 출력부 102i로 접속되고, 상호접속의 수는 크게 증가한다. 또한 제1도는 입력단자군 106과 출력단자군 107를 보여주고 있다.
이에 반하여, 상술된 두번째 방법으로 시험데이터를 기록하고 판독하기 위하여 사용될때에는 ,플립플롭의 수가 증가하여 시험데이터를 기록하고 판독하는데 시간이 소요된다. 그 결과로서, 시험시간은 길어지고 시험과정의 효율이 저하된다.
따라서, 본 발명의 일반적인 목적은 상술된 문제점이 제거된 신규하고 유용한 시험방법과 시험회로 및 시험회로를 갖는 반도체 집적회로를 제공하는데 있다.
본 발명의 다른 목적은 주블록회로부와 출력부를 갖는 각각의 다수 블록으로 이루어진 반도체 집적회로의 시험기능을 갖는 시험방법을 제공하는 것으로, 이 시험방법은 각각의 출력부에서 블록에 대응하는 하나의 주블록회로부의 출력데이터를 출력하기 위하여 정상모드에서 각 블록의 출력부에 제어신호를 공급하는 단계, 각 출력부에서 다른블록의 주블록회로부에 공급된 시험데이터를 출력하기 위하여 시험모드에 각 블록의 출력부에 제어신호와 시험데이터를 공급하는 단계, 및 시험모드에서 각 블록의 출력데이터나 시험데이터를 비교하고 비교된 출력데이터와 시험데이터가 한 블록내에서 일치되지 않았을 때, 블록들 중 대응하는 블록에서의 고장을 표시하는 고장검출신호를 출력하는 단계를 포함한다. 본 발명에 따르면, 시험모드 동안에 이용하기 위한 상호접속이 필요치 않다. 이러한 이유로, 전력소비 뿐만아니라 블록에 의하여 점유된 영역의 증가를 억제하는 것이 가능하다. 더우기 전파지연시간은 단축된다.
본 발명의 다른 목적은 주블록회로부와 출력부를 갖는 각각의 다수 블록으로 이루어진 반도체 집적회로에 시험회로를 제공하는 것으로, 이 시험회로는 정상모드에서 제어신호를 수신하고 블록들 중 대응하는 블록의 주블록회로부의 각 출력부로부터 출력데이터를 출력하기 위한 각 블록의 출력부내의 수단, 시험모드에서 제어신호와 시험데이터를수신하고 다른 블록의 주블록회로부에 공급된 각각의 출력으로부터 시험데이터를 출력하기 위한 각 블록의 출력부내의 수단, 및 시험모드에서 각 블록의 출력부에 출력데이터와 시험데이터를 비교하고 비교된 출력데이터와 시험데이터가 하나의 블록에서 일치되지 않았을 때에 블록들 중 대응하는 블록의 고장을 표시하는 고장검출신호를 출력하기 위한 수단을 포함한다.
본 발명의 다른 목적은 주블록회로부와 출력부를 갖는 각각의 다수 블록으로 이루어진 반도체 집적회로를 제공하는 것으로, 이것은 정상모드에서 제어신호를 수신하고 블록들 중 대응하는 블록의 주블록회로부의 각 출력부로부터 출력데이터를 출력하기 위한 각 블록의 출력부내의 수단, 시험모드에서 제어신호와 시험데이터를 수신하고 다른 블록의 주블록회로부에 공급된 각 출력부로부터 시험데이터를 출력하기 위한 각 블록의 출력부내의 수단, 및 시험모드에서 각 블록의 출력부에 출력데이터와 시험데이터를 비교하고 비교된 출력데이터와 시험데이터가 한 블록에서 일치되지 않을 때 블록들 중 대응하는 블록의 고장을 표시하는 고장검출신호를 출력하기 위한 수단을 포함한다.
본 발명의 다른 목적과 특징은 첨부된 도면에 의거하여 다음에 상세히 서술될 것이다.
제2도는 본 발명에 따른 시험방법, 시험회로 및 시험회를 갖는 반도체 집적회로의 실시형태를 설명하기 위하여 필수적인 부분을 도시한 회로도이다.
제2도에서, 반도체 집적회로는 하나의 칩에 모두 배열된 m블록 A1내지 Am를 포함한다. 각각의 블록 A1는 주블록회로부분 B1로부터 출력데이터 I(I1내지 In)를 수신하고 i=1,…,m인 정상모드에서 이 출력데이터 I를 출력하는 주블록회로부 Bi와 출력부 A1를 갖는다.
칩의 입력단자 16은 블록 A1의 주블록회로부 B1에 접속되고 다른 블록으로부터의 입력신호 18과 20은 주블록회로부 B1에 공급된다. 칩의 출력단자 22는 블록 A1의 출력부 C1에 접속되고, 출력부 C1은 다른 블록에 출력신호 24, 26 및 28을 공급한다. 예를들면 , 블록 A1의 출력부 C1는 다른 블록 B2의 주블록회로부 B2에 출력신호 28를 공급한다. 이와 유사하게, 다른 블록으로부터의 입력신호 30과 32는 블록 A2의 주블록회로부 B2에 공급되고, 다른 블록 A1의 출력부분 C1으로부터 출력신호 28은 블록 A2의주블록회로부 B2에 공급된다. 더우기, 칩의 출력단자 34는 블록 A2의 출력부분 C2에 접속되고, 출력부 C2는 다른 블록에 입력신호 36과 38을 공급한다. 출력신호는 주블록회로부 B2에서 출력단자 42까지 직접 공급된다.
TMODE단자 44는 칩의 입력단자에 포함된다. 블록 A1내지 Am의 출력부 C1내지 Cm의 운전모드는 TMODE단자 44로부터 수신된 제어신호 TM에 따라 정상모드와 시험모드사이에서 전환된다.
처음에, 출력부 C1내지 Cm이 정상모드에서 설명될 때, 각 출력부 C1는 사실상 대응하는 주블록호로부 B1의 출력데이타 I(I1내지 In)를 출력한다.
이에 반애서, 출력부 C1내지 Cm은 시험모드에 설정될 때, 각 출력부 Ci가 시험데이터 T(T1내지 Tn)를 수신하고 각 출력부 Ci가 시험데이터 T를 출력한다. 또한, 각 출력부 Ci는 대응하는 주블록 회로부 Bi로부터의 시험데이터 T와 출력데이터 I를 비교하고 두 데이터가 일치되지 않았을 때 고장검출신호 SOi를 출력한다. 출력부 C1내지 Cm으로부터 고장검출신호 SO1내지 SOm출력은 출력단자 22, 34 등에 의하여 출력된다.
제2도에 도시된 반도체 집적회로에서, 각 블록 A1의 모든 입력은 칩의 입력단자나 다른 블록의 출력에 접속되고, 블록 A1내지 Am은 서로 독립적이다. 따라서 출력부분 C1내지 Cm이 시험모드에 설정될 때, 타블록의 고장의 유무에 관계없이 시험대상의 블록만을 시험하는 것이 가능하다. 또한, 고장이 시험대상의 블록 Aj에서 검출될 때, 고장검출신호 SOj는 고장이 존재하는 블록을 정확하게 검출이 가능하도록 출력단자 22, 34 등으로부터 출력된다.
정상적으로, 래치회로나 플립플롭은 시험데이터 T를 기록하고 판독하는데 사용된다. 시험데이터를 기록하고 판독하는 방법으로는, 기본적으로 두가지 방법이 있다. 첫번째 방법에 따르면 스캐인과 스캔-아웃 기능을 각 래치회로에서 제공되고 시험데이터는 스캔 어드레스를 근거로 선택적으로 기록되고 판독되게 된다. 반면에 두번째 방법에 따르면, 쉬프트 레지스터는 직렬로 플립플롭에 접속되어 형성되고 시험데이터는 쉬프트 레지스터의 쉬프트 동작에 의하여 기록되고 판독되게 된다.
편의상, 두번째 방법이 시험데이터를 기록하고 판독하기 위하여 사용된 경우로서 우선적으로 설명된 것이다. 제3도는 블록 A1내지 Am의 출력부 C1내지 Cm의 하나의 실시형태로서 출력부 C1의 구조를 도시한 것이다.
제3도에서, 출력부 C1은 쉬프트 레지스터부 SR과 셀렉터부 SEL를 갖는다. 쉬프트 레지스터부 SR은 직렬로 접속된 다수 D 플립플롭 121내지 12n을 포함한다. 칩의 스캔데이터 입력단자 50으로부터의 스캔데이터는 플립-플롭 121의 테이터 입력단자 D에 공급된다. 칩의 스캔 클록 입력단자 52로부터의 스캔 클록은 각각의 플립-플롭 121내지 12n의 클록입력단자 C에 공급된다. 플립-플롭 121내지 12n의 출력단자 D로부터의 데이터 출력은 시험데이터 T1내지 Tn으로 셀렉터부 SEL에 공급된다.
셀럭터부 SEL은 다수 셀렉터 141내지 14n를 가지며, 각각의 셀렉터 14K는 k=1,..,n인 소자 E1내지 En, 소자 G1내지 Gn및 소자 F1내지 Fn을 포함한다. 소자 E1내지 En은 베타적 논리합(exclusive-OR)의 인버스(NOT)를 각각 얻는다. 소자 F1내지 Fn은 논리합(OR)의 인버스(NOT)를 각각 얻는다. 소자 G1내지 Gn은 배타적 논리합을 각각 얻는다. 주블록회로부 B1으로부터의 출력데이터 I1내지 In은 대응하는 소자 E1내지 En과 소자 G1내지 Gn에 공급된다. 더우기, 소자 G1내지 Gn으로부터의 출력데이터 O1내지 On는 셀렉터 141내지 14n의 출력으로서 출력된다. 소자 F1내지Fn의 출력 논리합은 배선논리합(wired-OR)에 의하여 얻어지고, 고장검출신호 SO1은 SOUT1단자 22에 출력된다. 또한, 소자 F1내지 Fn은 TMODE단자 44로부터 제어신호 TM1를 수신하고, 셀렉터 141내지 14n의 운전모드는 정상모드나 시험모드에 설정된다.
시험데이터 T1내지 Tn를 발생하는 시스템으로는, 블록 A1내지 Am의 출력부 C1내지 Cm의 쉬프트레지스터부 SR은 하나의 쉬프트레지스터를 형성하기 위하여 직렬로 접속된 첫번째 시스템과 하나의 쉬프트 레지스터가 블록 A1내지 An의 각 출력부 C1내지 Cm의 모든 쉬프트 레지스터부 SR에 대하여 형성되는 두번째 시스템이 있다.
제4도는 첫번째 시스템이 사용될 때 4개의 블록 A1내지 Am에 대한 쉬프트 레지스터부SR의 접속을 일반적으로 도시한 것이다. 이 경우에, i=1, 2 및 3이고 출력부분 C1에서 쉬프트 레지스터부 SR의 플립-플롭 12n의 출력단자 Q는 출력부 Ci+1에서 쉬프트 레지스터 SR의 플립-플롭 121의 데이터 입력단자 D에 접속된다.
제5도는 두번째 시스템이 사용될 때 4개의 블록 A1내지 A4에 대한 쉬프트 레지스터부의SR의 접속을 일반적으로 도시한 것이다. 이 경우에, 출력부 C1내지 C4에서 쉬프트 레지스터부 SR의 플립-플롭 121의 데이터 입력단자 D는 각각 입력단자 50, 54, 56 및 58에 접속된다. 입력단자 50, 54, 56 및 58이 각 블록 A1내지 A4에 관하여 독립적으로 제공될 때, 칩의 핀수는 증가한다. 이러한 이유로 입력단자 50, 54, 56 및 58이 시험모드 동안에만 시켄 데이터에 대한 입력단자가 되고 정상모드 동안에 다른 데이터에 대한 입력단자가 되도록 칩내에 입력스위칭 회로(도시되지 않음)을 제공하는 것이 가능하다. 즉, 다용도의 입력단자가 할당된다.
제3도에 도시된 출력부 C1의 동작설명으로 되돌아가면, 하이-레벨 제어신호 TM1은 정상모드에서 셀렉터부 SEL의 141내지 14n에 TMODE단자 44로부터 제공된다. 이러한 이유로해서, 각각의 소자 F1내지 Fn에 하나의 입력은 하이레벨이 되고, 로우레벨 출력은 각각의 소자 F1내지 Fn에 다른 입력에 하이레벨이 되거나 로우레벨이 되든지 관계없이 소자 F1내지 Fn으로부터 얻는다. 따라서 각각의 소자 G1내지 Gn에 하나의 입력은 로우레벨이 되고, 각각의 G1내지 Gn에 다른 입력, 즉, 주블록회로부 B1의 출력데이터 I1내지 In은 출력데이타 O1내지 On으로서 출력된다.
반면에, TMODE단자 44로부터의 제어신호 TM1은 시험모드에서 로우레벨이 된다. 그렇기 때문에 각각의 소자 F1내지 Fn에 하나의 출력은 로우레벨이 된다.출력데이터 I1내지 In이 대응하는 시험데이터 T1내지 Tn와 일치될 때, 즉 출력데이터 I1내지 In과 시험데이터 T1내지 Tn이 하이레벨이나 로우레벨일 때, 하이레벨신호는 소자 E1내지 En으로부터 출력되고 로우레벨신호는 소자 F1내지 Fn으로부터 출력된다. 그러므로, 각 소자 G1내지 Gn에 하나의 출력은 로우레벨이 되고, 시험데이터 T1내지 Tn는 출력데이터 O1내지 On으로서 소자 G1내지 Gn으로부터 출력된다. 더우기, 로우레벨 신호는 소자 F1내지 Fn으로부터 출력되고, 고장검출회로 SO1는 로우레벨이 된다. 따라서 로우레벨 고장검출신호 S1는 블록 A1에 고장이 없음을 나타낸다.
그에 반해서, 예를 들면 출력데이터 I1과 시험데이터 T1이 일치되지 않을 때, 즉, 출력데이터 I1과 시험데이터 T1이 각각 하이레벨 및 로우레벨일때 또는 로우레벨 및 하이레벨일때, 로우레벨 신호는 소자 E1에서 출력되고 하이레벨 신호는 소자 F1에서 출력된다. 따라서, 소자 G1에 하나의 입력은 하이레벨이 되고, 출력데이터 I1는 변환되고 시험데이터 T1는 출력데이터 O1으로 출력된다. 더우기, 하이레벨 신호는 소자 F1에서 출력되기 때문에 고장검출신호 SO1는 하이레벨이 된다. 따라서, 하이레벨 고장검출신호 SO1는 블록 A1에 고장이 있음을 나타낸다.
상술된 바와 같이, 고장검출신호 SO1로부터 블록 A1에 고장의 존재여부를 구별하기가 가능한데, 즉 고장검출신호 SO1이 하이레벨 또는 로우레벨인지 구별이 가능하다.
고장검출신호 SO1내지 SOm에 대한 출력단자(SOUT)는 제2도에 도시된 바와 같이, 각 블록 A1내지 Am에 대하여 제공되어질 것이고, 그렇지 않으면 셀렉터(도시되지 않음)등의 제공에 의하여 A1내지 Tm에 대하여 공도으로 사용되어질 것이다, 더우기, 각 블록 A1내지 Am에 대한 고장을 검출하는 것이 필요치 않을 때, 배선 논리합에 의하여 고장검출신호 SO1내지 SOm의 논리합을 얻기가 가능하고 칩에 하나의 출력단자(SOUT)로 부터 하나의 고장검출신호 출력이 가능하다.
제6도는 셀렉터 14가 연속하여 접속된 게이트의 두개의 단(stage)를 갖는 에미터 결합논리(ECL)회로에 의하여 형성될 때 제3도에 도시된 출력부 C1의 셀렉터 14n의 회로구조를 도시한 것이다.
상술된 실시예에서 칩은 m블록 A1내지 Am을 포함한다. 그러나 하나의 블록만을 포함하는 칩에 유사하게 적용할 수 있고, 그러한 경우에 블록의 고장은 칩의 고장을 검출하기 위하여 유사하게 검출될 수 있다.
두번째 방법이 시험데이터 T를 쓰기 위하여 사용될 때, 각 블록의 입력부에 시험을 위한 플립-플롭의 제공이 필요치 않고 쉬프트 레지스터부의 길이를 축소하기가 가능하다. 더우기, 시험데이터를 판독하는 것이 필요치 않기 때문에 시험데이터를 기록하고 판독하는데 소비되는 시간을 현저하게 단축하여 시험시간 단축이 가능하다. 또한, 많은 블록을 포함하는 반도체 집적회로에서는, 각 블록에 대하여 고장의 존재를 효율적으로 구별하는 것이 가능하다.
다음의 설명은 첫번째 방법이 시험데이터 T를 기록하기 위하여 사용되는 경우에 주어질 것이다. 제7도에서는 제 2도에 도시된 블록 A1의 실시형태를 보여주고 있으며, 제8도에서는 제7도에 도시된 블록 A1의 출력부 C1의 회로구조를 보여주고 있다.
제7도에서, 시험버스 62는 블록 A1의 출력부 C1에 접속된다. 시험버스 62는 어드레스선 클록신호선 및 리셋트 신호선을 포함한다. 어드레스선은 디코더 64에서 s-bit 스캔 어드레스 Add-1를 해독하여 얻어진 어드레스(2s어드레스 로케이션)을 수신하고 디코더 66에서 t-bit 스캔 어드레스 Add-2를 해독하여 얻어진 어드레스(2t어드레스 로케이션)을 수신한다. 이러한 스캔 어드레스 Add-1과 Add-2는 다용도로 할당되는 입력단자를 거쳐 외부 칩으로부터 공급되어질 것이며, 그렇지 않으면 칩에 제공된 어드레스 발생(generating)회로(도시되지 않음)로 부터 발생될 것이다. 1-bit 스캔 클록 SCK는 클록신호선에 공급되고, 1-bit 스캔 리셋트 신호 SRST는 리셋트 신호선으로 공급된다.
제8도에서는, 제3도에서 대응하는 부분과 같은 부분은 참조번호에 의하여 지정되고, 그것의 설명은 생략한다. 제8도에서 출력부 C1는 스캔 래치부 SL과 셀렉터부 SEL를 갖는다. 스캔 래치부 SL는 다수 래치회로 721내지 72n를 포함한다. 스캔 어드레스 Add-1의 bit A-11은 각 래치회로 721내지 72n의 입력단자 AD1를 어드레스하기 위하여 공급된다. 더우기, 스캔 어드레스 Add-1의 bit A-21내지 A-2n는 대응하는 래치회로 721내지 72n의 입력단자 AD2를 어드레스하기 위하여 공급된다. 스캔 클록 SCK와 스캔 리셋트신호 SRST는 각 래치회로 721내지 72n의 클록 입력단자 SCK와 리셋트단자 SRST에 각각 공급된다. 래치회로 721내지 72n의 출력단자 Q로 부터의 출력은 시험데이터 T1내지 Tn으로 셀렉터부에 공급된다.
제9도는 래치회로 721내지 72n의 실시형태로서 래치회로 72n의 회로구조를 도시한 것이다. 제9도에서 래치회로 721는 OR회로 82와 84 및 AND회로 86을 포함한다. 스캔 리셋트신호 SRST와 AND회로 86의 출력신호는 OR회로 82에 공급된다. 스캔 클록 SCK와 스캔 어드레스 bit A-11 및 A-21은 OR회로 84에 공급된다 AND회로 86의 출력신호는 래치회로 721의 출력으로 출력단자 Q로 부터 출력된다.
제10도는 9개의 블록이 제공될 때 칩에 블록배열의 실시형태를 도시한 것이다. 제10도에서는 제2도 및 제7도에 대응하는 부분과 같은 부분은 같은 참조번호로 지정되고, 그것의 설명은 생략한다. 더우기, 블록사이의 통상적인 상호접속의 예는 편의상 제10도에서는 생략한다.
첫번째 방법이 상술된 바로서 시험데이터 T를 기록하고 판독하기 위하여 사용될 때, 어드레스선과 클록신호등을 포함하는 시험버스(시험을 위한 상호접속)를 각 블록의출력부분에 접속하는 것이 필수적이다. 그러나, 시험을 위한 상호 접속은 각 블록의 입력부에 접속되는 것이 필요치 않다. 이러한 이유로, 채녈 영역에서 블록사이의 상호 접속 확대에 의하여 야기된 집적밀도의 감소를 억제하는 것이 가능하다. 또한, 많은 블록을 포함하는 반도체 집적회로에서 각 블록에 대한 고장의 존재를 효율적으로 구별하는 것이 가능하다.
더우기, 본 발명의 이러한 실시형태들에 제한되는 것이 아니라, 본 발명의 범위로부터 벗어남이 없이 다양한 변화와 수정을 만들 수 있다.

Claims (20)

  1. 주블록회로부(B1-Bm)와 출력부(C1-Cm)을 갖는 각 다수 블록(A1-Am)으로 이루어지는 반도체 집적회로 시험기능의 시험방법에 있어서, 상기 시험방법은, 각 출력부가 블록에 대응하는 하나의 주블록회로부(B1-Bm)의 출력데이터(I1-In)를 출력하기 위하여 정상모드에서 각 블록(A1-Am)의 출력부(C1-Cm)에 제어신호(TM1-TMm)을 공급하고, 각 출력부가 다른 블록의 주블록회로부에 공급된 시험데이터를 출력하기 위하여 시험모드에서 각 블록의 출력부에 제어신호와 시험데이터(T1-Tn)을 공급하며, 시험모드에서 각 블록의 출력부에 출력데이터와 시험데이터를 비교하고 비교된 출력데이터와 시험데이터가 상기 하나의 블록에 일치되지 않을 때 블록들 중에 대응하는 블록의 고장을 표시하는 고장검출신호(SO1-SOm)를 출력하는 단계로 이루어진 것을 특징으로하는 시험방법.
  2. 청구범위 제1항에 있어서, 각각의 상기 출력부(C1-Cm)는 쉬프트 레지스터(SR)를 포함하고, 상기 시험데이터(T1-Tn)는 첫번째 단의 출력부의 쉬프트 레지스터의 두번째 단의 출력부(C2-Cm)의 쉬프트 레지스터에 공급되며, 다음 단이 이전 단에서 출력부(C1-Cm)의 쉬프트 레지스터의 출력을 시험데이터로서 각각 공급되는 것을 특징으로 하는 시험방법.
  3. 청구범위 제1항에 있어서, 각각의 상기 출력부는 쉬프트 레지스터(SR)를 포함하고, 상기 시험데이터(T1-Tn)는 블록(A1-Am)의 출력부(C1-Cm)의 각 쉬프트 레지스터에 독립적으로 공급되는 것을 특징으로 하는 시험방법.
  4. 청구범위 제1항에 있어서, 스캔 어드레스(Add-1, Add-2)가 시험되는 출력부를 지정하기 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로하는 시험방법.
  5. 주블록회로부(B1-Bm)와 출력부(C1-Cm)를 갖는 각각의 다수 블록이 있는 반도체 집적회로내의 시험회로에 있어서, 상기 시험회로가 정상모드에서 제어신호(TM1-TMm)를 수신하고 블록들 중 대응하는 블록의 주블록회로부(B1-Bm)의 각 출력부 출력데이터(I1-In)로 부터 출력하기 위한 각 블록(A1-Am)의 출력부(C1-Cm)내의 수단(C1-Cm), 시험모드에서 제어신호와 시험데이터를 수신하고 다른 블록의 주블록회로부에 공급된 각 출력부로부터 시험데이터를 출력하기 위한 각 블록(A1-Am)의 출력부(C1-Cm)내에 수단(C1-Cm), 및 시험모드에서 각 블록의 출력부(C1-Cm)에서 출력데이터와 시험데이터를 비교하고 비교된 출력데이터와 시험데이터가 상기한 블록에 일치되지 않을 때 블록들 중 대응하는 블록의 고장을 표시하는 고장검출신호(SO1-SOm)를 출력하기 위한 수단(C1-Cm)으로 이루어지는 것을 특징으로 하는 반도체 집적회로내의 시험회로.
  6. 청구범위 제5항에 있어서, 각각의 상기 출력부(C1-Cm)는 쉬프트 레지스터(SR)를 포함하고, 상기 시험데이터(T1-Tn)는 첫번째 단의 출력부(C1)의 쉬프트 레지스터와 두번째 단의 출력부(C2-Cm)의 쉬프트 레지스터에 공급되고 다음의 단은 이전단에 출력부분의 쉬프트 레지스터의 출력을 시험데이터로서 각각 공급되는 것을 특징으로 하는 시험회로.
  7. 청구범위 제5항에 있어서, 각각의 상기 출력부(C1-Cm)는 쉬프트 레지스터(SR)를 포함하고, 상기 시험데이터(T1-Tn)는 블록(A1-Am)의 각 출력부(C1-Cm)의 쉬프트 레지스터에 독립적으로 공급되는 것을 특징으로하는 시험회로.
  8. 청구범위 제5항에 있어서, 스캔 어드레스(Add-1, Add-2)가 시험된 출력부를지정하기 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로하는 시험회로.
  9. 주블록회로부(B1-Bm)와 출력부(C1-Cm)을 포함하는 각각의 다수 블록(A1-Am)으로 이루어지는 반도체 집적회로에 있어서, 정상모드에 제어신호(TM1-TMm)를 수신하고 블록들중 대응하는 블록의 주블록회로부(B1-Bm)의 각 출력부 데이터(I1-In)로 부터 출력하기 위한 각각의 블록(A1-Am)의 출력부(C1-Cm)내에 수단(C1-Cm), 시험모드에서 제어신호와 시험데이터(T1-Tn)를 수신하고 다른 블록의 주블록회로부에 공급된 각 출력부로 부터 시험데이터를 출력하기 위한 각 블록의 출력부(C1-Cm)내의 수단(C1-Cm), 및 시험모드에서 각 블록의 출력부(C1-Cm)에서 출력데이터와 시험데이터를 비교하고 비교된 출력데이터와 시험데이터가 상기 하나의 블록에서 일치되지 않을 때 블록들 중 대응하는 블록의 고장을 표시하는 고장검출신호(SO1-SOm)를 출력하기 위한 수단(C1-Cm)으로 이루어지는 것을 특징으로 하는 반도체 집적회로.
  10. 청구범위 제9항에 있어서, 상기 시험데이터가 첫번째 단의 출력부(C1)와 두번째 단의 출력부(C2-Cm)에 공급되고 다음의 단은 이전단에 출력부(C1-Cm-1)의 출력을 시험데이터로서 각각 공급되는 것을 특징으로 하는 반도체 집적회로.
  11. 청구범위 제9항 또는 제10항에 있어서, 각 출력부(C1-Cm)가 시험데이터(T1-Tn)를 수신하는 쉬프트 레지스터부와 블록(A1-Am)중 대응하는 블록의 주블록회로부 (B1-Bm)의 출력데이터와 셀렉터를 거쳐 시험데이터를 수신하는 셀렉터부를 포함하는 것을 특징으로 하는 반도체 집적회로.
  12. 청구범위 제11항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 다수 플립-플롭(121-12n)을 포함하는 것을 특징으로 하는 반도체 집적회로.
  13. 청구범위 제9항에 있어서, 상기 시험데이터(T1-Tn)가 블록(A1-Am)의 각 출력부(C1-Cm)에 독립적으로 공급되는 것을 특징으로 하는 반도체 집적회로.
  14. 청구범위 제9항 또는 제13항에 있어서, 각 출력부(C1-Cm)가 시험데이터(T1-Tn)를 수신하는 쉬프트 레지스터부 및 블록들(A1-Am)중 대응하는 블록의 주블록회로부 (B1-Bm)의 출력데이터(I1-In)셀렉터부를 거쳐 시험데이터를 수신하는 셀렉터부를 포함하는 것을 특징으로하는 반도체 집적회로.
  15. 청구범위 제14항에 있어서, 상기 쉬프트 레지스터부(SR)가 직렬로 접속된 다수 플립-플롭(121-12n)을 포함하는 것을 특징으로 하는 반도체 집적회로.
  16. 청구범위 제9항에 있어서, 스캔 어드레스(Add-1, Add-2)가 시험된 출력부를지정하기 위하여 각 블록(A1-Am)의 출력부(C1-Cm)에 공급되는 것을 특징으로 하는 반도체 집적회로.
  17. 청구범위 제16항에 있어서, 각 출력부(C1-Cm)가 스캔 클록신호(SCK)와 함께 스캔 어드레스(Add-1, Add-2)를 수신하는 스캔 래치부(SL) 및 블록들(A1-Am)중 대응하는 블록의 주블록회로부(B1-Bm)의 출력데이터(I1-In)과 시험데이터(T1-Tn)으로 스캔 래치부의 출력을 수신하는 셀렉터부를 포함하는 것을 특징으로 하는 반도체 집적회로.
  18. 청구범위 제17항에 있어서, 상기 스캔 래치부(SL)가 스캔 어드레스(Add-1, Add-2)와 스캔 클록신호(SCK)에 대응하는 비트를 수신하기 위한 다수 래치회로(721-72n)를 포함하는 것을 특징으로하는 반도체 집적회로.
  19. 청구범위 제9항에 있어서, 시험모드와 관련되고, 각 블록(A1-Am)의 출력부(C1-Cm)에만 접속되는 상호접속이 제공되어 있는 것을 특징으로 하는 반도체 집적회로.
  20. 청구범위 제13항에 있어서, 시험모드와 관련되고, 각 블록(A1-Am)의 출력부(C1-Cm)에만 접속되는 상호접속이 더 제공되어 있는 것을 특징으로 하는 반도체 집적회로.
KR1019900007194A 1989-05-19 1990-05-19 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로 KR930011423B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-127401 1989-05-19
JP12740189 1989-05-19
JP89-127401 1989-05-19

Publications (2)

Publication Number Publication Date
KR900019188A KR900019188A (ko) 1990-12-24
KR930011423B1 true KR930011423B1 (ko) 1993-12-06

Family

ID=14959079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900007194A KR930011423B1 (ko) 1989-05-19 1990-05-19 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로

Country Status (5)

Country Link
US (1) US5384533A (ko)
EP (1) EP0398816B1 (ko)
JP (1) JPH0394183A (ko)
KR (1) KR930011423B1 (ko)
DE (1) DE69031291T2 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872448A (en) * 1991-06-18 1999-02-16 Lightspeed Semiconductor Corporation Integrated circuit architecture having an array of test cells providing full controlability for automatic circuit verification
JPH063424A (ja) * 1992-06-22 1994-01-11 Mitsubishi Electric Corp 集積回路装置、および集積回路装置に組込まれるテストデータ発生回路
JPH06249919A (ja) * 1993-03-01 1994-09-09 Fujitsu Ltd 半導体集積回路装置の端子間接続試験方法
JP3640671B2 (ja) * 1993-12-16 2005-04-20 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴイ 固定論理値を出力する手段の出力と回路の入力との間の接続を検査する装置及び方法
US6035262A (en) * 1994-06-27 2000-03-07 Tandem Computers Incorporated Real time observation serial scan test architecture
US5787096A (en) * 1996-04-23 1998-07-28 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5727001A (en) * 1996-08-14 1998-03-10 Micron Technology, Inc. Circuit and method for testing an integrated circuit
US5754559A (en) * 1996-08-26 1998-05-19 Micron Technology, Inc. Method and apparatus for testing integrated circuits
JP3384272B2 (ja) * 1997-02-27 2003-03-10 安藤電気株式会社 フェイルメモリ
US6223313B1 (en) 1997-12-05 2001-04-24 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based asic
US6611932B2 (en) 1997-12-05 2003-08-26 Lightspeed Semiconductor Corporation Method and apparatus for controlling and observing data in a logic block-based ASIC
US20040193977A1 (en) * 2001-12-20 2004-09-30 Cirrus Logic, Inc. Non-invasive, low pin count test circuits and methods utilizing emulated stress conditions
US6971045B1 (en) * 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
US7424417B2 (en) * 2002-11-19 2008-09-09 Broadcom Corporation System and method for clock domain grouping using data path relationships
US7460988B2 (en) * 2003-03-31 2008-12-02 Advantest Corporation Test emulator, test module emulator, and record medium storing program therein
JP4530703B2 (ja) * 2004-03-31 2010-08-25 川崎マイクロエレクトロニクス株式会社 半導体集積回路
US7500165B2 (en) 2004-10-06 2009-03-03 Broadcom Corporation Systems and methods for controlling clock signals during scan testing integrated circuits
JP2019061392A (ja) * 2017-09-26 2019-04-18 ルネサスエレクトロニクス株式会社 マイクロコントローラ及びマイクロコントローラの制御方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4244048A (en) * 1978-12-29 1981-01-06 International Business Machines Corporation Chip and wafer configuration and testing method for large-scale-integrated circuits
US4340857A (en) * 1980-04-11 1982-07-20 Siemens Corporation Device for testing digital circuits using built-in logic block observers (BILBO's)
US4404519A (en) * 1980-12-10 1983-09-13 International Business Machine Company Testing embedded arrays in large scale integrated circuits
US4459693A (en) * 1982-01-26 1984-07-10 Genrad, Inc. Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like
JPS59150441A (ja) * 1983-02-03 1984-08-28 Toshiba Corp 半導体集積回路
GB8432533D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Integrated circuits
US4660198A (en) * 1985-04-15 1987-04-21 Control Data Corporation Data capture logic for VLSI chips
US4710933A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Parallel/serial scan system for testing logic circuits
US4710931A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Partitioned scan-testing system
US4931722A (en) * 1985-11-07 1990-06-05 Control Data Corporation Flexible imbedded test system for VLSI circuits
JPH0627776B2 (ja) * 1986-08-04 1994-04-13 三菱電機株式会社 半導体集積回路装置
KR900002770B1 (ko) * 1986-08-04 1990-04-30 미쓰비시 뎅끼 가부시끼가이샤 반도체 집적회로장치
JP2628154B2 (ja) * 1986-12-17 1997-07-09 富士通株式会社 半導体集積回路
JPS63182585A (ja) * 1987-01-26 1988-07-27 Toshiba Corp テスト容易化機能を備えた論理回路
US4872169A (en) * 1987-03-06 1989-10-03 Texas Instruments Incorporated Hierarchical scan selection
JP2725258B2 (ja) * 1987-09-25 1998-03-11 三菱電機株式会社 集積回路装置
JPH0820967B2 (ja) * 1987-09-25 1996-03-04 三菱電機株式会社 集積回路
JPH01132980A (ja) * 1987-11-17 1989-05-25 Mitsubishi Electric Corp テスト機能付電子回路装置
JPH0746130B2 (ja) * 1988-05-19 1995-05-17 富士通株式会社 Ｌｓｉシステム
US5070296A (en) * 1990-06-22 1991-12-03 Honeywell Inc. Integrated circuit interconnections testing
DE4107172C2 (de) * 1991-03-06 1997-08-07 Siemens Ag Schaltungsanordnung zum Testen integrierter digitaler Schaltungen

Also Published As

Publication number Publication date
US5384533A (en) 1995-01-24
EP0398816A3 (en) 1992-03-25
EP0398816A2 (en) 1990-11-22
DE69031291T2 (de) 1997-12-18
DE69031291D1 (de) 1997-09-25
KR900019188A (ko) 1990-12-24
JPH0394183A (ja) 1991-04-18
EP0398816B1 (en) 1997-08-20

Similar Documents

Publication Publication Date Title
KR930011423B1 (ko) 시험방법, 시험회로 및 시험회로를 갖는 반도체 집적회로
US5509019A (en) Semiconductor integrated circuit device having test control circuit in input/output area
US5115435A (en) Method and apparatus for bus executed boundary scanning
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
RU2191396C2 (ru) Тестовый режим высокого импеданса для jtag
US8850279B2 (en) IC test linking module with augmentation instruction shift register
US6408414B1 (en) Semiconductor device provided with a boundary-scan test circuit
US11307251B1 (en) Circuit and testing circuit thereof
US7447962B2 (en) JTAG interface using existing I/O bus
JPH0786526B2 (ja) 複数モードのテスト装置
US5369646A (en) Semiconductor integrated circuit device having test circuit
US5378934A (en) Circuit having a master-and-slave and a by-pass
KR100413763B1 (ko) 탭드 코아 선택회로를 구비하는 반도체 집적회로
KR100410554B1 (ko) 반도체 메모리 장치에서의 패키지 맵 정보 출력방법 및그에 따른 회로
EP0933644B1 (en) Device scan testing
EP1224481B1 (en) Apparatus and method for programmable parametric toggle testing of digital cmos pads
EP0196083B1 (en) Logic circuit
EP0502210B1 (en) Semiconductor integrated circuit device with testing-controlling circuit provided in input/output region
US20220341991A1 (en) Chip testing apparatus and system
JPH0389178A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041124

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee