KR900015162A - 메모리 구동장치 및 방법 - Google Patents

메모리 구동장치 및 방법 Download PDF

Info

Publication number
KR900015162A
KR900015162A KR1019900004345A KR900004345A KR900015162A KR 900015162 A KR900015162 A KR 900015162A KR 1019900004345 A KR1019900004345 A KR 1019900004345A KR 900004345 A KR900004345 A KR 900004345A KR 900015162 A KR900015162 A KR 900015162A
Authority
KR
South Korea
Prior art keywords
memory
power supply
reset
predetermined
signal
Prior art date
Application number
KR1019900004345A
Other languages
English (en)
Other versions
KR930000812B1 (ko
Inventor
도모유키 나카지마
Original Assignee
아오이 죠이치
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900015162A publication Critical patent/KR900015162A/ko
Application granted granted Critical
Publication of KR930000812B1 publication Critical patent/KR930000812B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

메모리 구동장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 1실시예에 따른 메모리구동장치의 전체적인 회로구성을 나타낸 도면,
제3도 A~D는 본 발명의 1실시예에 따른 메모리구동장치의 정전복구시의 동작을 나타낸 신호파형도.

Claims (7)

  1. 반도체메모리(3)와, 이 메모리(3)의 동작을 제어하기 위한 회로로서 리셋단자()를 갖추고 있으며 이 단자에 미리 정해진 논리레벨의 리셋신호가 인가되면 내부상태를 초기화하는 메모리제어회로(4), 메모리(3) 및 메모리제어회로(4)에 전원을 공급하는 주전원(1)이 구비되어 있는 메모리 구동장치에 있어서, 상기 주전원(1)으로부터의 전원공급전압과 미리 정해진 문턱치전압의 비교를 행하여 상기 전원 공급전압이 소정전압에 도달하면 이를 검출하여 검출신호를 출력하는 전압비교수단(7)과, 이 비교수단(7)으로 부터의 검출신호에 응답하여 적어도 미리 정해진 길이의 시간구간동안 상기 메모리제어회로(4)의 리셋단자()에 상기 리셋신호를 인가하는 리셋수단(15,17)이 구비되어 있는 것을 특징으로 하는 메모리 구동장치.
  2. 제1항에 있어서, 상기 리셋수단(15,17)이 상기 검출신호에 응답하여 상기 미리 정해진 시간구간만큼 온상태로 되는 스위칭소자(17c)와, 이 스위칭소자(17c)의 온상태중에 상기 리셋신호를 발생시켜 이 스위칭소자(17c)가 턴오프되면 소정의 시정수후에 상기 리셋신호를 해제하는 시정수회로(15)를 구비하여 구성된 것을 특징으로 하는 메모리구동장치.
  3. 제1항에 있어서, 상기 리셋수단(17)이 상기 검출신호에 의해 트리거되어 상기 미리 정해진 시간구간만큼 동작되는 원숏멀티바이브레이터(20)와, 이 멀티바이브레이터(20)의 동작중에 상기 리셋신호를 발생시켜 이 멀티바이브레이터(20)의 동작이 정지되면 소정의 시정수후에 상기 리셋신호를 해제하는 시정수회로(15)를 구비하여 구성된 것을 특징으로 하는 메모리구동장치.
  4. 반도체메모리(3)와, 이 메모리(3)의 동작을 제어하기 위한 회로로서 리셋단자()를 갖추고 있으며 이 단자에 미리 정해진 논리레벨의 리셋신호가 인가되면 내부상태를 초기화하는 메모리제어회로(4), 메모리(3) 및 메모리제어회로(4)에 전원을 공급하는 주전원(1)이 구비된 메모리구동장치에 있어서, 상기 주전원(1)으로 부터의 전원공급전압과 미리 정해진 문턱치전압의 비교를 행하여 상기 전원공급전압이 소정전압에 도달하면 이를 검출하여 검출신호를 출력하는 전압비교수단(7)과, 상기 비교수단(7)으로부터의 검출신호에 응답하여 적어도 미리 정해진 길이의 시간구간동안 상기 메모리제어회로(4)의 리셋단자()에 상기 리셋신호를 인가하는 리셋수단(15,17), 상기 주전원(1)의 정전시에 상기 메모리(3)에 전원을 공급하기 위한 백업전원(9), 상기 주전원(1)으로부터의 전원공급에 의해 동작되며 상기 백업전원(9)의 소모를 검출하여 소모검출신호를 발생하는 수단(16)이 구비되어 있으며, 상기 메모리제어회로(4)는 또한 메모리소거단자()를 갖추고 있는바, 상기 리셋신호를 받았을때에 이 메모리소거단자()에 상기 소모검출신호에 인가되면 상기 메모리(3)의 소거를 행하는 것을 특징으로 하는 메모리구동장치.
  5. 제4항에 있어서, 상기 소모검출신호를 받아 상기 백업전원(9)의 소모를 알리기 위한 가시표시를 행하는 수단(16f,16g)이 구비되는 것을 특징으로 하는 메모리구동장치.
  6. 반도체메모리(3)와, 이 메모리(3)의 동작을 제어하기 위한 회로로서 리셋단자()를 갖추고 있으며 이 단자에 제1논리레벨의 신호가 인가되면 내부상태를 초기화하는 메모리제어 회로(4), 메모리(3) 및 메모리제어회로(4)에 전원을 공급하는 주전원(1)이 구비된 메모리구동장치에 있어서, 상기 주전원(1)의 출력전압을 받아 상기 출력전압의 상승시에 미리 정해진 시정수에 따른 속도로 상기 제1논리레벨에서 제2논리레벨로 변화하는 신호를 생성하여 상기 리셋단자(RS)에 인가하는 제1리셋수단(15)과, 상기 주전원(1)의 출력전압을 미리 정해진 문턱치전압과 비교하는 비교수단(7), 이 비교수단(7)의 출력신호에 응답하여 미리 정해진 길이의 시간구간동안 상기 제1리셋수단(15)의 출력신호를 강제적으로 상기 제1논리레벨로 유지시키는 제2리셋수단(17)이 구비되어 있는 것을 특징으로 하는 메모리구동장치.
  7. 반도체메모리(3)의 동작을 제어하기 위한 회로로서, 리셋단자()를 갖추고 있으며 이 단자에 미리 정해진 논리레벨의 리셋신호가 인가되면 내부상태를 초기화하는 메모리제어회로(4)를 이용한 메모리구동방법에 있어서, 상기 주메모리(3) 및 메모리제어회로(4)로 공급되는 전원전압과 미리 정해진 문터치전압을 비교하여 상기 전원공급전압이 소정전압에 도달하면 이를 검출하여 검출신호를 출력하는 과정과, 상기 검출신호에 응답하여 적어도 미리 정해진 길이의 시간구간동안 상기 메모리제어회로(4)의 리셋단자()에 상기 리셋신호를 인가하는 과정이 갖추어져 있는 것을 특징으로 하는 메모리구동방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900004345A 1989-03-30 1990-03-30 메모리구동장치 및 방법 KR930000812B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1-80160 1989-03-30
JP89-80160 1989-03-30
JP1080160A JPH02257319A (ja) 1989-03-30 1989-03-30 メモリ駆動装置

Publications (2)

Publication Number Publication Date
KR900015162A true KR900015162A (ko) 1990-10-26
KR930000812B1 KR930000812B1 (ko) 1993-02-05

Family

ID=13710556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900004345A KR930000812B1 (ko) 1989-03-30 1990-03-30 메모리구동장치 및 방법

Country Status (5)

Country Link
US (1) US5027328A (ko)
JP (1) JPH02257319A (ko)
KR (1) KR930000812B1 (ko)
CA (1) CA2013296C (ko)
GB (1) GB2231217B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2937546B2 (ja) * 1991-05-30 1999-08-23 シャープ株式会社 外部電源端子を備える小型電子機器のメモリ保護装置
FR2707012B1 (ko) * 1993-06-22 1995-09-29 Asulab Sa
JP3231561B2 (ja) * 1994-09-22 2001-11-26 日本電気株式会社 バックアップメモリ制御方式
JP3361527B2 (ja) * 1995-01-11 2003-01-07 株式会社 日立製作所 メモリパッケージ、コンピュータシステム及びそれらの活線挿抜方法
JPH11119876A (ja) * 1997-10-16 1999-04-30 Fujitsu Ltd バックアップ機能を有する記憶回路及び情報処理装置
US6081047A (en) * 1997-11-13 2000-06-27 Micron Technology, Inc. Apparatus and method of resetting an electric device
US6385114B1 (en) 1997-11-18 2002-05-07 Hitachi, Ltd. Memory package, memory system and hot-line insertion/removal method thereof
JP4662437B2 (ja) * 2004-11-30 2011-03-30 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4446290B2 (ja) * 2006-03-02 2010-04-07 日立工機株式会社 電動工具及び卓上切断機
US7512029B2 (en) * 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
JP6845607B2 (ja) * 2017-05-08 2021-03-17 日本アンテナ株式会社 水位計および通信システム

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4296338A (en) * 1979-05-01 1981-10-20 Motorola, Inc. Power on and low voltage reset circuit
US4520418A (en) * 1983-04-25 1985-05-28 Susi Roger E Reset circuit
US4961166A (en) * 1984-05-07 1990-10-02 Hitachi, Ltd. Dynamic RAM having a full size dummy cell
IT1215463B (it) * 1987-05-07 1990-02-14 Sgs Microelettronica Spa Generatore di impulsi di riposizionamento in coincidenza colla salita dell'alimentazione, per circuiti integrati di tipo cmos.

Also Published As

Publication number Publication date
GB9007097D0 (en) 1990-05-30
GB2231217A (en) 1990-11-07
JPH02257319A (ja) 1990-10-18
US5027328A (en) 1991-06-25
KR930000812B1 (ko) 1993-02-05
CA2013296C (en) 1994-06-28
GB2231217B (en) 1993-06-30
CA2013296A1 (en) 1990-09-30

Similar Documents

Publication Publication Date Title
KR900015162A (ko) 메모리 구동장치 및 방법
KR920005170A (ko) 전력 상승동안 금지된 테스트 모드의 진입을 가지는 반도체 메모리
DE602006012703D1 (de) Bus-schaltung
JPH0335628B2 (ko)
US6005483A (en) Electronic pump switching system
KR910010271A (ko) 파워 전원공급시 체인 프리챠아지 회로
KR950007227A (ko) 전자장치의 전원공급방식
KR920018563A (ko) 마이크로 컴퓨터 리셋 회로장치
KR920004802A (ko) 냉장고의 제상타이머 장치
KR920003307A (ko) 기억소자상에서의 소망신호레벨 설정장치와 그 방법
KR970029763A (ko) 반도체 메모리 장치의 하이퍼 페이지 모드의 데이타 출력신호 제어회로
KR890015474A (ko) Cmos 소자용 급증 전류 제거 장치 및 방법
KR910012974A (ko) 카드형 반도체 장치
KR960025707A (ko) 반도체메모리소자의 활성싸이클에서 사용되는 승압회로
KR970059933A (ko) 온-보드(on-board) 마이크로컴퓨터의 데이터 기록 제어 방법
JPS57100616A (en) Magnetic disk device
KR960010979A (ko) 세탁기의 급수밸브 제어방법
KR970060881A (ko) 플레시 제어 회로
KR950009399A (ko) 비휘발성 메모리를 이용한 재시동 시스템 및 방법
JPS5826047B2 (ja) マイクロプロセッサの停止並びに起動方式
JP3250242B2 (ja) ゲートターンオフサイリスタ駆動回路
JP2004151514A (ja) 放電回路および液晶表示装置
KR0169916B1 (ko) 프린터의 리모트 제어 장치 및 방법
KR980005027A (ko) 플래쉬 메모리 장치
KR960015138A (ko) 컴퓨터의 휴식시간 경고장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020129

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee