KR890015474A - Cmos 소자용 급증 전류 제거 장치 및 방법 - Google Patents

Cmos 소자용 급증 전류 제거 장치 및 방법 Download PDF

Info

Publication number
KR890015474A
KR890015474A KR1019880002853A KR880002853A KR890015474A KR 890015474 A KR890015474 A KR 890015474A KR 1019880002853 A KR1019880002853 A KR 1019880002853A KR 880002853 A KR880002853 A KR 880002853A KR 890015474 A KR890015474 A KR 890015474A
Authority
KR
South Korea
Prior art keywords
clock signal
interval
predetermined state
real
actual
Prior art date
Application number
KR1019880002853A
Other languages
English (en)
Other versions
KR910004652B1 (ko
Inventor
안쏘니 베이록 제랄드
Original Assignee
엘리 와이스
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘리 와이스, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 엘리 와이스
Publication of KR890015474A publication Critical patent/KR890015474A/ko
Application granted granted Critical
Publication of KR910004652B1 publication Critical patent/KR910004652B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electronic Switches (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Emergency Protection Circuit Devices (AREA)

Abstract

내용 없음

Description

CMOS 소자용 급증 전류 제거 장치 및 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 실시예를 간략하게 도시한 블록다이어그램, 제 2 도는 제 1 도의 실시예를 설명하는 CMOS소자 장치도, 제 3 도는 제 1 도의 실시예에 사용된 실제 클럭 검출기의 세부점을 간략하게 도시한 블록 다이어그램.

Claims (9)

  1. 전원에 접속되도록 적응되었으며 적어도 하나의 실제 클럭 신호가 공급되도록 적어도 하나의 CMOS소자를 포함하는 장치에 있어서, 적어도 하나의 실제 클럭 신호의 부재를 검출하기 위한 검출 수단과, 상기 적어도 하나의 실제 클럭 신호가 부재인 간격동안 상기 적어도 하나의 CMOS소자에 적어도 하나의 교류 클럭 신호를 제어 가능하게 공급하기 위한 제어 가능한 수단을 특징으로 하는 CMOS소자용 급증 전류 제어장치.
  2. 제 1 항에 있어서, 상기 검출 수단은, 적어도 하나의 실제 클럭 신호가 부재일때 제 1 선정된 상태를 갖으며 적어도 하나의 실제 클럭 신호가 존재할때 제 2 선정된 상태를 갖는 제어 신호를 발생하며, 상기 제어 가능한 수단은, 상기 적어도 하나의 교류 클럭 신호를 적어도 하나의 CMOS소자에 공급하기 위해 상기 제어 신호의 상기 제 1 상태에 응답하며 적어도 하나의 실제 클럭 신호를 상기 적어도 하나의 CMOS소자에 공급하기 위해 상기 제어 신호의 상기 제 2 상태에 응답하는 제어 가능한 스위칭 수단을 포함하는 것을 특징으로 하는 CMOS소자용 급증 전류 제거 장치.
  3. 제 2 항에 있어서, 상기 검출 수단은, 적어도 하나의 실제 클럭 신호가 제 1 선정된 상태에 있는 제 1 간격을 검출하며 적어도 하나의 실제 클럭 신호가 제 2 선정된 상태에 있는 제 2 간격을 검출하기 위한 간격 검출 수단을 포함하며, 제 1 비교 수단은 상기 제 1 간격을 제 1 선정된 임계 간격과 비교하여 제 2 비교 수단은 상기 제 2 간격을 제 2 선정된 임계 간격과 비교하여, 여기서 상기 제어 신호의 상기 제 1 상태는, 상기 제 1 간격이 상기 제 1 임계 간격보다 길때 또는 상기 제 2 간격이 상기 제 2 임계 간격보다 길때 발생되는 것을 특징으로 하는 CMOS소자용 급증 전류 제거 장치.
  4. 제 3 항에 있어서, 상기 제1 및 제 2 임계 간격은 같은 것을 특징으로 하는 CMOS소자용 급증 전류 제거 장치.
  5. 제 4 항에 있어서, 적어도 하나의 실제 클럭 신호 소스와, 적어도 하나의 실제 클럭 신호는 선정된 진폭 및 주파수를 갖는 것을 특징으로 하는 CMOS소자용 급증 전류 제거 장치.
  6. 제 5 항에 있어서, 상기 적어도 하나의 교류 클럭 신호 소스와, 상기 적어도 하나의 교류 클럭 신호는 전술된 진폭 및 적어도 하나의 실제 클럭 신호 주파수와 대강 같은 주파수를 갖는 것을 특징으로 하는 CMOS소자용 급증 전류 제거 장치.
  7. 제 6 항에 있어서, 상기 적어도 하나의 CMOS소자가 적어도 하나의 VLSI칩상에 있는 것을 특징으로 하는 CMOS소자용 급증 전류 제거 장치.
  8. 전원에 접속되며 적어도 하나의 실제 클럭 신호가 공급되도록 적응된 적어도 하나의 CMOS소자용 급증 전류 제거 방법에 있어서, 적어도 하나의 실제 클럭 신호의 부재를 검출하며, 적어도 하나의 실제 클럭 신호가 존재하지 않는 간격동안 적어도 하나의 교류 클럭 신호를 상기 적어도 하나의 CMOS소자에 제어 가능하게 공급하는 것을 특징으로 CMOS소자용 급증 전류 제거 방법.
  9. 제 8 항에 있어서, 상기 검출 단계가, 적어도 하나의 실제 클럭 신호가 부재일때는 제 1 선정된 상태를 갖으며 적어도 하나의 실제 클럭 신호가 존재할 때에는 제 2 선정된 상태를 갖는 제어 신호 발생을 포함하며, 상기 제어 가능하게 공급하는 단계에는, 상기 제어 신호의 상기 제 1 선정된 상태에 응답하여 상기 적어도 하나의 CMOS소자에 상기 적어도 하나의 교류 클럭 신호를 공급하며, 상기 제어 신호의 상기 제 2 선정된 상태에 응답하여 상기 적어도 하나의 CMOS소자에 상기 적어도 하나의 실제 클럭 신호를 공급하는 것이 포함되는 것을 특징으로 하는 CMOS소자용 급증 전류 제거 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880002853A 1987-03-19 1988-03-18 Cmos 소자용 급증 전류 제거 장치 및 방법 KR910004652B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US027768 1987-03-19
US07/027,768 US4815041A (en) 1987-03-19 1987-03-19 Current surge elimination for CMOS devices

Publications (2)

Publication Number Publication Date
KR890015474A true KR890015474A (ko) 1989-10-30
KR910004652B1 KR910004652B1 (ko) 1991-07-09

Family

ID=21839688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880002853A KR910004652B1 (ko) 1987-03-19 1988-03-18 Cmos 소자용 급증 전류 제거 장치 및 방법

Country Status (4)

Country Link
US (1) US4815041A (ko)
EP (1) EP0283202A2 (ko)
JP (1) JPS63245115A (ko)
KR (1) KR910004652B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349669A (en) * 1988-12-21 1994-09-20 Oki Electric Industry Co., Ltd. Data write control means
JP2815612B2 (ja) * 1989-05-15 1998-10-27 株式会社ナムコ Ｃｍｏｓ入力型ｉｃおよび電源切替回路
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control
US5255381A (en) * 1990-07-03 1993-10-19 Digital Equipment Corporation Mode switching for a memory system with diagnostic scan
US5313623A (en) * 1990-07-03 1994-05-17 Digital Equipment Corporation Method and apparatus for performing diagnosis scanning of a memory unit regardless of the state of the system clock and without affecting the store data
US5274094A (en) * 1990-08-15 1993-12-28 British Bio-Technology Limited Production of heterobicyclic containing benzene sulfonamides
DE4321315C1 (de) * 1993-06-26 1995-01-05 Itt Ind Gmbh Deutsche Takterzeugungsschaltung für taktgesteuerte Logikschaltungen
US5801561A (en) * 1995-05-01 1998-09-01 Intel Corporation Power-on initializing circuit
JP2921463B2 (ja) * 1996-01-30 1999-07-19 日本電気株式会社 半導体集積回路チップ
JP3062110B2 (ja) * 1997-02-27 2000-07-10 日本電気アイシーマイコンシステム株式会社 データラッチ回路
US6265897B1 (en) * 1999-12-17 2001-07-24 Hewlett-Packard Company Contention based logic gate driving a latch and driven by pulsed clock
TW573399B (en) * 2002-11-20 2004-01-21 Pixart Imaging Inc Reset pulse generation device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS527521B2 (ko) * 1971-09-10 1977-03-03
US3778784A (en) * 1972-02-14 1973-12-11 Intel Corp Memory system incorporating a memory cell and timing means on a single semiconductor substrate
JPS57116415A (en) * 1981-01-10 1982-07-20 Meidensha Electric Mfg Co Ltd Reference pulse generator
US4627032A (en) * 1983-11-25 1986-12-02 At&T Bell Laboratories Glitch lockout circuit for memory array

Also Published As

Publication number Publication date
JPS63245115A (ja) 1988-10-12
EP0283202A2 (en) 1988-09-21
US4815041A (en) 1989-03-21
KR910004652B1 (ko) 1991-07-09

Similar Documents

Publication Publication Date Title
KR890015474A (ko) Cmos 소자용 급증 전류 제거 장치 및 방법
KR920015680A (ko) 아크 방지 정전기 전원과 정전기 전원 동작 방법
KR890003084A (ko) 병렬식 ac전력 시스템에서의 전원을 동기시키기 위한 회로 및 방법
KR970002530A (ko) 복수의 전력사용계의 동작제어장치 및 동작제어방법
KR840005628A (ko) 부하전류 센싱을 지닌 부하 구동회로
KR890702336A (ko) Lc 탱크 회로에 사용하기 위한 신호원
KR920018563A (ko) 마이크로 컴퓨터 리셋 회로장치
KR920020971A (ko) 디지틀 전송 테스트 신호 발생 회로
KR900003723A (ko) 마이크로프로세서 및 직접회로 장치
KR840003159A (ko) 인버어터 제어회로
KR900002576A (ko) 착오 정정장치
KR920010308A (ko) 집적회로 검사장치
KR970028955A (ko) 반도체 장치
KR950012082A (ko) 집적회로의 핀 결선불량 검출장치
KR910017772A (ko) 전자식 인버터의 주파수 제어 방법 및 장치
KR950006559A (ko) 피드백 장치 및 이 피드백 장치와 함께 사용하기 위한피드백 회로
KR930014500A (ko) 레코딩 장치의 신호 검출 회로
KR930020819A (ko) 게이트 신호 발생 안정화회로
KR880011628A (ko) 전자구동회로
KR910021024A (ko) 드라이브 회로
KR910005128A (ko) 중앙처리장치의 오동작 방지회로 및 방법
KR950015689A (ko) 트랜지스터 임펄스 파괴특성 측정장치
KR910012841A (ko) 마이콤을 이용한 외부기기 제어방법
KR920015728A (ko) 전압레벨검출회로
KR940020645A (ko) 전화선로를 이용하는 컴퓨터 및 팩시밀리의 전원자동제어장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee