JPH11119876A

JPH11119876A - バックアップ機能を有する記憶回路及び情報処理装置

Info

Publication number: JPH11119876A
Application number: JP9283852A
Authority: JP
Inventors: Toshiaki Kakimi; 利明垣見
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-10-16
Filing date: 1997-10-16
Publication date: 1999-04-30
Also published as: EP0910089A2; EP0910089A3

Abstract

(57)【要約】【課題】情報処理装置の電源部が電源変動を検出し、そ
の通知を記憶回路に出力し、記憶回路をバックアップ状
態へ移行させていた。【解決手段】電源部から通常時に第１の電源が供給さ
れ、バックアップ時に第２の電源が供給される記憶回路
において、記憶内容のバックアップ機能を有する記憶部
と、該第１の電源の電圧が該記憶部の動作可能な最低電
圧より大きい所定の電圧まで低下したことを検知し、検
知信号を出力する電圧監視回路と、該電圧監視回路から
の検知信号が入力された時に、該記憶部に該第２の電源
を供給してバックアップを実施させる制御部とを有する
ことを特徴とする記憶回路及びそれを使用した情報処理
装置を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バックアップ機能
を有するメモリによって構成された記憶部と、記憶部の
制御を行う制御部とを有する情報処理装置において、装
置電源の停止時や停電又は瞬断時に、記憶部を確実にバ
ックアップ状態にすることができる情報処理装置に関す
る。

【０００２】

【従来の技術】図２２は、従来の情報処理装置１００の
構成を示す。交流電源１０１は、スイッチ１０２を介し
て電源部１０３に入力され、直流電源１０４で直流電圧
に変換されて各回路に供給される。また、電源部１０３
の電源検出回路１０５は、交流電源１０１の状態を監視
し、交流電圧が低下した場合等には、記憶回路１０７、
１１０に必要な通知を行い、演算中のデータの消失を防
ぐ。

【０００３】記憶回路１０７、１１０のメモリにはＲＯ
Ｍ１０９、１１２とＲＡＭ１０８、１１１が使用され
る。情報処理装置１００の動作中に停電等が発生した場
合は、ＲＯＭ１０９、１１２に記憶されたデータは消失
しないが、ＲＡＭ１０８、１１１に記憶されたデータは
消失してしまう。このため、停電等が発生した場合は、
ＲＡＭ１０８、１１１に供給されている直流電圧をバッ
テリー等からの直流電圧にすみやかに切り替え、データ
の消失を防止することが必要である。

【０００４】従来は、情報処理装置１００の電源部１０
３が、電源変動を検出し記憶回路１０７、１１０に対し
て必要な制御を行っていた。即ち、情報処理装置１００
の電源停止の際や、入力されている交流電源１０１の変
動を検出した際には、電源部１０３の電源検出回路１０
５が、記憶回路１０７、１１０に対して電源の供給が断
たれたことを通知し、ＲＡＭ１０８、１１１をバックア
ップ状態へ移行させていた。

【０００５】また、電源部１０３の電源検出回路１０５
は、電源投入時には記憶回路１０７、１１０に電源が不
安定であることを通知し、電源が安定するとその通知を
取り止める。この通知の取り止めにより、ＲＡＭ１０
８、１１１はバックアップ状態から復帰していた。

【０００６】

【発明が解決しようとする課題】上記の如く、従来は、
記憶回路１０７、１１０が、電源部１０３からの指示に
従ってデータのバックアップの開始と終了を実施してい
た。これには、次のような課題がある。

【０００７】（１）従来は、電源管理は交流入力部で一
括管理することが最適であると考えられており、情報処
理装置１００に入力される交流電源１０１を、電源部１
０３での監視対象としていたが、近年の技術の進歩、装
置の複雑化、制御精度の精密化によって、交流入力部の
一括管理では迅速にバックアップ処理を行うことが困難
となってきた。

【０００８】（２）情報処理装置１００の信頼性を向上
させるために、電源部１０３が二重化される場合があ
る。しかし、電源部１０３が二重化された場合は、両方
の電源部１０３からの電源供給が停止する場合だけデー
タのバックアップを実行させればよいが、そのための制
御方法や回路が複雑になる。

【０００９】（３）検出箇所である電源部１０３とバッ
クアップ対象である記憶回路１０７、１１０は物理的に
離れた箇所にあるため、相互を繋ぐインターフェイス及
び通知するための信号線が必要になる。

【００１０】（４）大型の情報処理装置１００では、記
憶回路１０７、１１０を複数搭載する場合が多いので、
上記のインターフェイスを複数用意しなければならず、
バックアップ機能を実現するための回路規模が大きくな
ってしまう。

【００１１】本発明は、以上の課題を解決し、電源部１
０３からの指示に従うのではなく、独自の判断でデータ
のバックアップを実行できる記憶回路及び情報処理装置
を提供することを目的とする。また、簡易で小規模の回
路で、確実にデータのバックアップを実行できる記憶回
路及び情報処理装置を提供することを目的とする。

【００１２】

【課題を解決するための手段】上記の目的は、電源部か
ら通常時に第１の電源が供給され、バックアップ時に第
２の電源が供給される記憶回路において、記憶内容のバ
ックアップ機能を有する記憶部と、該第１の電源の電圧
が該記憶部の動作可能な最低電圧より大きい所定の電圧
まで低下したことを検知し検知信号を出力する電圧監視
回路と、該電圧監視回路からの検知信号が入力された時
に、該記憶部に該第２の電源を供給してバックアップを
実施させる制御部とを有することを特徴とする記憶回路
を提供することにより達成される。

【００１３】本発明によれば、記憶回路は電源部からの
指示ではなく、独自の判断でデータのバックアップを実
施できる。また、記憶回路に入力される直流電源を監視
するため、電圧監視回路が容易に実現できる。更に、電
源部と記憶回路を繋ぐインターフェイスや信号線が不要
で、小規模で単純な回路でバックアップ機能を実現で
き、本記憶回路を使用した情報処理装置の性能を高める
ことができる。

【００１４】また、本発明の記憶回路は、前記第１の電
源の電圧が、前記所定の電圧から前記最低電圧に低下す
るまでの間に、前記記憶部のバックアップの実施が完了
できる大きさに該所定の電圧が設定されたことを特徴と
する。

【００１５】本発明によれば、記憶部に供給される電圧
が、記憶部が動作可能な最低電圧に低下する前に、記憶
部のバックアップが完了するので、記憶部のデータを確
実に保護することができる。

【００１６】また、本発明の記憶回路の制御部は、前記
記憶部がアクセスされている時は、該電圧監視回路から
の検知信号に基づき、アクセス終了後に該記憶部にバッ
クアップを実施させることを特徴とする。

【００１７】本発明によれば、メモリアクセス中に電源
の停電や瞬断等があっても、直ちにメモリアクセスを中
断せず、メモリアクセス終了後に記憶部のバックアップ
を実施するので、メモリ内のデータが破壊されるのを防
止することができる。

【００１８】また、本発明は、電源部から通常時に第１
及び第２の電源が供給され、バックアップ時に第３の電
源が供給される記憶回路において、通常時に、該第１の
電源が供給される、記憶内容のバックアップ機能を有す
る記憶部と、通常時に、該第２の電源が供給される制御
部と、該第１の電源の電圧が、該記憶部の動作可能な最
低電圧より大きい第１の電圧まで低下したことを検知し
たとき、又は第２の電源の電圧が、該制御部の動作可能
な最低電圧より大きい第２の電圧まで低下したことを検
知したときに検知信号を出力する電圧監視回路とを有
し、該制御部は、該電圧監視回路からの該検知信号が入
力された時に、該記憶部に該第３の電源を供給してバッ
クアップを実施させることを特徴とする。

【００１９】本発明によれば、２種類の電源電圧を１つ
の電圧監視回路で監視でき、更に小規模な回路でバック
アップ機能を実現できる。

【００２０】また、本発明は、電源部から通常時に第１
の電源が供給され、バックアップ時に第２の電源が供給
される記憶回路において、記憶内容のバックアップ機能
を有する記憶部と、該第１の電源の電圧が、該記憶部の
動作可能な最低電圧より大きい第１の電圧まで低下した
ことを検知し、第１の検知信号を出力する第１の電圧監
視回路と、該第１の電源の電圧が、該第１の電圧より小
さく該最低電圧より大きい第２の電圧まで低下したこと
を検知し、第２の検知信号を出力する第２の電圧監視回
路と、該第１の検知信号が入力された時に該記憶部に該
第２の電源を供給してバックアップを実施させ、該第２
の検知信号が入力された時にリセットされる制御部とを
有することを特徴とする。

【００２１】本発明によれば、制御部は、記憶部にバッ
クアップを実施させた後にリセットされるので、確実に
記憶部のバックアップを実施することができると共に、
制御部に供給される電圧が低下した時に発生するおそれ
のある、制御部の誤動作を確実に防止することができ
る。

【００２２】また、本発明は、電源部から通常時に第１
の電源を供給され、バックアップ時に第２の電源を供給
される記憶回路が、インターフェースを介して上位モジ
ュールに接続された情報処理装置において、該記憶回路
は、記憶内容のバックアップ機能を有する記憶部と、該
第１の電源の電圧が該記憶部の動作可能な最低電圧より
大きい所定の電圧まで低下したことを検知し、検知信号
を出力する電圧監視回路と、該電圧監視回路からの検知
信号が入力された時に、該記憶部に該第２の電源を供給
してバックアップを実施させ、該第１の電源の電圧が復
帰し、該上位モジュールからの動作開始信号を受信した
時に該記憶部のバックアップを停止させる制御部とを有
することを特徴とする。

【００２３】本発明によれば、電源の電圧が復帰しても
直ちにバックアップ状態を解除せず、上位モジュール
が、クロックの供給や記憶回路へのアクセス要求が正常
に行えることを確認後に、動作開始指令を送信してバッ
クアップ状態を解除するので、動作の安全性を向上させ
ることができる。

【００２４】また、本発明の情報処理装置は、更に、前
記記憶部がバックアップ状態にあることを、前記上位モ
ジュールに通知するバックアップ通知手段を有すること
を特徴とする。

【００２５】本発明によれば、記憶部がバックアップ状
態であることを上位モジュール等に通知するため、上位
モジュールは、より確実に記憶部のバックアップ状態を
監視することができる。

【００２６】また、本発明の情報処理装置の制御部は、
前記上位モジュールから出力されるバックアップ不可信
号が入力されている時は、前記電圧監視回路からの検知
信号が入力されても該記憶部にバックアップを実施させ
ないことを特徴とする。

【００２７】本発明によれば、電源電圧が低下しても、
上位モジュールからバックアップを実施させるか否かを
指示できるので、電源電圧が低下した場合のマージン試
験を容易に実施できると共に、複数の記憶回路を有する
場合に個別にバックアップ対象とするか否かを指定する
ことができる。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態の例に
ついて図面に従って説明する。しかしながら、かかる実
施の形態例が本発明の技術的範囲を限定するものではな
い。

【００２９】図１は、本発明の実施の形態による記憶回
路１のブロック図である。記憶回路１は、バックアップ
機能を有するメモリ素子で構成される記憶部３と、記憶
部３に対し書き込みや読み出し等の制御を行う制御部２
と、記憶回路１に供給される電源の電圧変動を監視する
電圧監視回路４とを有する。

【００３０】また、記憶回路１は、電源部５から、通常
時に供給される電源６と、バックアップ時に供給される
電源７が供給される。尚、逆流防止用ダイオード１０
は、バックアップ用の電源７が記憶部３だけに供給さ
れ、通常時用電源６に逆流するのを防止する。

【００３１】電源部５の通常時用電源６は、制御部２と
電圧監視回路４に供給され、記憶部３には、逆流防止ダ
イオード１０を介して供給される。電圧監視回路４は、
電源部５の通常時用電源６の電圧変動を監視し、電圧が
低下した場合には、バックアップ開始信号８を制御部２
に送信する。制御部２は、バックアップ開始信号８を受
信すると、記憶部３にメモリ制御信号９を送信し、記憶
部３をバックアップ状態とする。

【００３２】図２は、電源部５の通常時用電源６の電圧
変化を示す波形図である。記憶回路１に通常時に直流電
圧Ｖａを供給している電源部５において、何らかの理由
により電源供給が途絶えると、電源線に接続されたコン
デンサ等の時定数に従って電圧が低下する。即ち、電源
線は、通常様々なキャパシティー要素、例えば、電圧変
動を抑えるバイパスコンデンサや、各部品の電源入力に
対する容量成分等を持っているため、電源供給が途絶え
ても急に電圧ゼロにはならず、ある程度の時間をかけて
低下する。

【００３３】通常、電子部品は，電源電圧が定格電圧Ｖ
ａの９０％程度の動作限界電圧（電子部品が動作可能な
電源電圧の最低値）Ｖｃに低下しても動作可能である。
そこで、電源電圧がＶｃまで低下する前のＶｂまで低下
すると、電圧監視回路４がこれを検出し、制御部２にバ
ックアップ開始信号８を送信する。

【００３４】バックアップ開始信号８を受信した制御部
２は、記憶部３にメモリ制御信号９を送信し、記憶部３
をバックアップ状態とする。記憶部３のバックアップ
は、電源電圧がＶｂからＶｃまで低下する時間ｔ内に行
う必要があるが、この時間ｔは通常は数ミリ秒を要する
のに対し、メモリのバックアップ制御は数百ナノ秒程度
で行えるため、十分な余裕を持ってバックアップを実行
することができる。

【００３５】図３は、図１の動作を説明するタイミング
チャートである。電源部５は、装置に入力されている電
源の供給が停止されることを検出すると、バックアップ
用電源７の供給を開始した後、通常時用電源６の供給を
停止する。通常時用電源６の電圧は、上述のように徐々
に低下する。

【００３６】電圧監視回路４は、通常時用電源６の電圧
が規定値Ｖｂに低下すると（図３のａ点）、それを検出
し、バックアップ開始信号８をＬレベルとし制御部２に
送信する。バックアップ開始信号８を受信した制御部２
は、記憶部３にメモリ制御信号９（図３の信号ｃ）を送
信し、記憶部３をバックアップ状態とする。

【００３７】この時上述のように、通常時用電源６が動
作限界電圧Ｖｃに低下するまでに（図３のｂ点）、制御
部２が記憶部３をバックアップ状態にするための制御を
完了する必要がある。

【００３８】ここで、通常時用電源６の電圧が５Ｖの場
合に、Ｖｂを４．７Ｖ、Ｖｃを４．５Ｖとし、電圧が５
Ｖから０Ｖまで直線的に変化しながら１００ｍｓかけて
低下するものとして計算すると、電圧がＶｂからＶｃま
で低下するまでの時間は４ｍｓとなる。これに対し、記
憶部３をバックアップ状態にするための制御に要する時
間は、現在代表的なダイナミックＲＡＭの場合数百ｎｓ
程度であるため、十分に余裕を持ってバックアップを実
行することが可能である。尚、電源電圧が５Ｖから０Ｖ
まで低下する時間を従来機器で測定すると約２００ｍｓ
であったので、上記のバックアップは十分に可能であ
る。

【００３９】図４は、本実施の形態のキャッシュ装置４
０を有する情報処理装置の構成概略図を示す。キャッシ
ュ装置４０に対して、ホスト（大型コンピュータ等）４
１からのアクセスはホストインタフェース４５を介して
行われ、磁気ディスク７０及び磁気テープ７１を有する
外部記憶装置４２とのデータの受け渡しは外部インタフ
ェース４６を介して行われる。図４では、記憶回路１が
１つしか示していないが、同様の接続構成で複数存在し
てもよい。また、図４では、１つのホスト４１からアク
セスされる場合を示したが、複数の制御装置から複数の
チャネルを通じて共通の外部記憶装置４２にアクセスさ
れてもよい。

【００４０】電源部５は、外部の電源（ＶＣＣＩｎ）
４３から供給される直流電源を通常時用電源６、８とし
て各回路に分配する。又、バックアップ用の電源（バッ
テリー）４４から供給される電源をバックアップ用電源
７として記憶部３に供給する。

【００４１】ホスト４１が必要とするデータは外部記憶
装置４２の磁気ディスク７０や磁気テープ７１等に格納
されており、ホスト４１からデータの要求がくると、外
部記憶装置４２からデータを読み出して、それをホスト
４１に送り返す。

【００４２】この時、外部記憶装置４２から読み出した
データを記憶回路１に記録しておくと、再び同じデータ
の要求がホスト４１から来た場合に、外部記憶装置４２
から読み出さなくても記憶回路１の内容を読み出してホ
スト４１に送り返せばよい。

【００４３】外部記憶装置４２からの読み出しと、記憶
回路１からの読み出しとでは、記憶回路１からの方がは
るかに高速に読み出すことができるため、情報処理装置
全体の性能が上がることになる。同様にデータを書き込
む場合には、データを記憶回路１にのみ書き込み、磁気
ディスク７０等への実際の書き込みは、その後のあいた
時間に行う。

【００４４】しかし、電源の瞬断等により、記憶回路１
に記録したデータが消失すると、その後のホスト４１か
らのデータ要求時に外部記憶装置１からの読み出しが発
生するため、読み出し時間が大幅に増加してしまい、情
報処理装置の性能が低下することになる。また、書き込
みデータは、記憶回路１上にしか存在しないので、これ
が失われることは、データ破壊を意味し、重大な信頼性
の低下につながる。

【００４５】また、電源瞬断時に、記憶回路１のデータ
が破壊され、他の回路が瞬断と気づかずに継続動作して
いる場合、記憶回路１からデータを読み出しても、その
中身は破壊されているため、エラーまたは他の障害を引
き起こし、情報処理装置の信頼性を低下させることにな
る。

【００４６】本発明を採用した構成とすれば、記憶回路
１の電源供給に問題が発生した場合、データの保持を最
優先とするため、データの消失を防ぐことができる。ま
た、記憶回路１以外の回路が瞬断と気づかなかった場合
でも、後述するように、記憶回路１がバックアップ状態
であることをホスト４１に通知する手段を持っているた
め、電源を復帰させバックアップの解除処理を実施した
上で、正しいデータの読み出しを継続することが可能と
なる。

【００４７】図４は、キャッシュ装置を有する情報処理
装置において、記憶回路１をバックアップ対象とする場
合についての構成図であるが、その他の装置でも、メモ
リ上のデータをバックアップしたい場合であれば、本発
明の適用が可能である。例えば、磁気ディスク装置に代
わる半導体ディスク装置では、データが全て半導体メモ
リに記憶された状態で運用されるため、データ破壊や消
失による被害はもっと大きなものとなる。このため、半
導体ディスク装置に記憶されたデータのバックアップに
も本発明の適用が可能である。

【００４８】図５は、本実施の形態の記憶回路１内の電
圧監視回路４の詳細な回路例であり、図６は、その動作
を説明するタイミングチャートである。この例では、電
圧監視回路４に電圧監視素子１１（富士通製ＭＢ３７７
１）を用いて通常時用電源６の電圧５Ｖを監視してい
る。

【００４９】電圧監視素子１１のＶｃｃ、Ｖｓａ、Ｖｓ
ｂ端子は、通常時用電源６に接続され、ＶｓｃとＧＮＤ
端子はＧＮＤ線に接続される。Ｖｓａ端子とＧＮＤ線の
間には抵抗１２が接続され、Ｃｔ端子とＧＮＤ線の間に
はコンデンサ１３が接続される。また、Ｖｃｃ端子とＣ
ｔ端子の間にはダイオード５１が接続され、Ｖｃｃ端子
とＲｓｔ端子の間には抵抗５０が接続される。

【００５０】電圧監視回路４は、入力電圧である通常時
用電源６（Ｖｓａ端子の電圧）が規定値以下になると、
Ｒｓｔ端子からＬレベルの信号を出力する。図５中の抵
抗１２の値を３６０ｋΩとすると、通常時用電源６の電
圧が４．６８Ｖになった時に、Ｒｓｔ端子の出力がＬレ
ベルとなる。また、Ｒｓｔ端子からのＬレベル出力が保
持される時間（図６のｄ）は、コンデンサ１３の静電容
量によって決まる。

【００５１】このＲｓｔ端子の出力をバックアップ開始
信号８として制御部２に送信し、制御部２は、バックア
ップ開始信号８がＬレベルになると、記憶部３をバック
アップ状態にするための制御を実施する。

【００５２】但し、この電圧監視回路４では、図６に示
すように通常時用電源６の供給が停止する時だけでな
く、電源の供給を開始する際にもＲｓｔ端子からＬレベ
ルの信号が出力される。従って、通常時用電源６の供給
が開始される時には、制御部２が記憶部３にバックアッ
プ動作をさせないための対策が必要である。

【００５３】図７は、この対策として、電源供給が停止
する時のバックアップ開始信号だけを抽出するための抽
出回路５２を付加した記憶回路１Ａを示す。バックアッ
プ開始信号抽出回路５２には、クロック発生器６０から
クロック信号１５及び電源投入時リセット回路６１から
リセット信号１８が入力され、バックアップ開始信号８
から電源供給が停止する時の信号だけを抽出し、制御回
路２に出力する。

【００５４】図８は、バックアップ開始信号抽出回路５
２の回路例を示し、図９はその動作を説明するタイミン
グチャートを示す。バックアップ開始信号抽出回路５２
は、ラッチ回路１４とＯＲ回路１７で構成される。ラッ
チ回路１４には、電圧監視回路４からバックアップ開始
信号８、クロック発生器６０からクロック信号１５及び
電源投入時リセット回路６１からリセット信号１８が入
力される。また、ＯＲ回路１７には、ラッチ回路１４の
反転信号１６とバックアップ開始信号８が入力される。

【００５５】このバックアップ開始信号抽出回路５２を
制御部２の入力段に設け、電源供給の開始時と停止時の
両方で発生するバックアップ開始信号８のうち、電源供
給停止時の信号だけを抽出する。

【００５６】図９に示すように、通常時用電源６の供給
が開始され電圧が徐々に上昇しはじめると、前述のよう
にバックアップ開始信号８がＬレベルとなる。電源投入
時に発生するリセット信号１８によりラッチ回路１４は
リセットされ、反転信号１６がＨレベルに確定する。そ
の後、バックアップ開始信号８が、図５のコンデンサ１
３の静電容量で決まる時間後にＨレベルになる。ラッチ
回路１４は、リセット信号１８がＨレベルとなるとリセ
ット状態が解除され、図９中の時間ｅのクロック信号１
５の立ち上がりで、バックアップ開始信号８を取り込み
反転信号１６をＬレベルとする。

【００５７】また、ＯＲ回路１７は、２本の入力信号が
共にＬレベルの時だけ、出力信号１９をＬレベルとす
る。即ち、２本の入力信号のうちどちらかがＨレベルと
なると、出力信号１９はＨレベルとなる。従って、ＯＲ
回路１７の出力信号１９は、２本の入力信号のうちｅ点
までは反転信号１６がＨレベルであり、ｅ点以後はバッ
クアップ開始信号８がＨレベルとなるため、電源供給開
始時のバックアップ開始信号８のＬレベルをキャンセル
する。

【００５８】一方、通常時用電源６の供給が停止し電圧
が徐々に低下しはじめると、再びバックアップ開始信号
８がＬレベルとなる。この時、図９中の期間ｆにＯＲ回
路１７の入力である反転信号１６とバックアップ開始信
号８が共にＬレベルとなるため、ＯＲ回路１７の出力信
号１９がＬレベルになる。このＯＲ回路１７の出力信号
１９のＬレベルを本来のバックアップ開始信号として、
記憶部３をバックアップ状態にする制御を開始するよう
に制御部２を構成する。

【００５９】図１０は、電源投入時のリセット信号を利
用して、電源投入時のバックアップ開始信号８を無効化
する記憶回路１Ｂを示し、図１１はそのタイミングチャ
ートを示す。図１０の記憶回路１Ｂの制御回路２には、
電源投入時リセット回路６１からリセット信号１８が入
力される。この方法は、電源投入時のリセット信号１８
が、十分に長い期間に渡って確定する場合に利用でき
る。

【００６０】図１１に示すように、電源投入時リセット
回路６１から出力されるリセット信号１８は、期間ｇの
間Ｌレベルに確定する。この時、バックアップ開始信号
８がＬレベルを確定する期間ｈを、先の期間ｇよりも短
くなるように、図５に示した電圧監視素子１１に接続す
るコンデンサ１３の静電容量を決定する。すると、通常
時用電源６の供給が開始された時にバックアップ開始信
号８がＬレベルになっても、制御部２はまだリセット中
なので、これを無視することになる。

【００６１】図１２は、２種類の電源を監視する電圧監
視回路４Ａを有する記憶回路１Ｃを示す。図１に示した
制御部２と記憶部３の電源が異なる場合、例えば、制御
部２が５Ｖ電源で、記憶部３が３．３Ｖ電源となってい
る場合は、制御部２に供給される電源と、記憶部３に供
給される電源の双方の電源を監視する必要がある。この
場合、電圧監視回路４を制御部用電源と記憶部用電源の
各々に設けて、個別に監視する方法も考えられるが、図
１２に示す回路は、１つの電圧監視回路４Ａで２つの電
源の電圧監視を実現できる。

【００６２】図１３は、本実施の形態の記憶回路１Ｃに
おいて２種類の電源を監視する電圧監視回路４Ａの詳細
な回路例を示す。図１３の回路例は、図５の回路例とほ
ぼ同様であるが、制御部用電源６ａと記憶部用電源６ｂ
を監視するために、記憶部用電源６ｂとＶｓｂ端子の間
に抵抗５３を接続し、Ｖｓｂ端子とＧＮＤ線の間に抵抗
５４を接続する点が異なる。

【００６３】図１３の回路例では、電圧監視素子１１の
Ｖｓａ端子で制御部用電源６ａを監視し、Ｖｓｂ端子で
記憶部用電源６ｂを監視している。制御部用電源６ａが
５Ｖ電源、記憶部用電源６ｂが３．３Ｖ電源の場合、抵
抗１２を３６０ＫΩ、抵抗５３を１．８ＫΩ、抵抗５４
を１．２ＫΩとすると、制御部用電源６ａが４．６８
Ｖ、又は記憶部用電源６ｂが３．１Ｖ程度に低下する
と、バックアップ開始信号８をＬレベルにする。

【００６４】図１４は、本実施の形態による記憶回路１
Ｄ内に２つの電圧監視回路４及び２０を有する場合を示
し、図１５は、そのタイミングチャートを示す。記憶回
路１Ｄが、活性挿抜対応等の理由により、記憶部３のバ
ックアップ用の電圧監視回路４とは別に、制御部２のリ
セット用の電圧監視回路２０を有する場合である。

【００６５】図１４の回路例では、制御部２のリセット
信号は、図１０のように電源投入時リセット回路６１か
らのリセット信号１８を利用するのではなく、通常時用
電源６ａを監視して電圧監視回路２０で生成する。

【００６６】図１４の電源部５は、図１２と同様に、通
常時用電源として制御部用電源６ａと記憶部用電源６ｂ
を出力する。電圧監視回路４は図１３の回路例が用いら
れ、制御部用電源６ａと記憶部用電源６の両方を監視す
る。また、電圧監視回路２０は制御部用電源６ａを監視
し、制御部２にリセット信号１８を送信する。

【００６７】この場合は、記憶部３をバックアップする
ための時間と、制御部２のリセットを実施するための時
間のタイミングを考慮する必要がある。電源供給が停止
する場合は、まず記憶部３のバックアップ処理を実行し
た後、制御部２のリセットが実施される順番となる必要
がある。そのためには、電圧監視回路４と２０の検出電
圧をずらせばよい。

【００６８】例えば、図１５に示すように、電圧監視回
路４は、通常時用電源６ａの電圧がＶａになるとバック
アップ開始信号８を送信し、Ｖａよりも低い電圧Ｖｂで
電圧監視回路２０がリセット信号１８を送信するように
構成する。但し、通常時用電源６ａの電圧がＶａからＶ
ｂに低下するまでの時間が、記憶部３をバックアップさ
せる制御に要する時間より長くなるようにする。

【００６９】電源供給が開始される場合は、まず通常時
用電源６ａに電源供給が開始されると、バックアップ開
始信号８とリセット信号１８が同時にＬレベルとなる。
そして、通常時用電源６ａの電圧がＶｂになるタイミン
グから、電圧監視回路２０で使用されているコンデンサ
の静電容量で決まる時間Ｔｂ後にリセット信号１８がＨ
レベルとなる。また、通常時用電源６ａの電圧がＶａに
なるタイミングから電圧監視回路４で使用されているコ
ンデンサの静電容量で決まる時間Ｔａ後にバックアップ
開始信号８がＨレベルとなる。

【００７０】ここで、電圧監視回路２０に使用している
コンデンサの静電容量を、電圧監視回路４で使用してい
るコンデンサよりも十分大きく設定して、時間Ｔａより
も時間Ｔｂの方が大きくなるようにすると、先述したよ
うに、電源投入時に発生するバックアップ開始信号８を
リセット信号１８により無視させることができる。

【００７１】図１６は、上位モジュール（Ｈｏｓｔ）４
１から動作開始を許可する信号２１を受信し、バックア
ップ状態の解除する記憶回路１Ｅを示す。装置電源投入
時に、通常時用電源６の供給が確定し、バックアップ開
始信号８も送信されていない状態になると、制御部２が
自身の判断により、記憶部３に対してメモリ制御信号９
を送信して、記憶部３のバックアップ状態を解除する動
作を行ってもよい。しかし、クロックの供給や、上位モ
ジュールから記憶回路１Ｅに対するアクセス要求動作が
正常に行える状態であることを確認した上で、記憶部３
のバックアップ状態を解除する方がより安全である。

【００７２】そのため、上位モジュール４１からホスト
インタフェース４５を介して、動作開始を許可する信号
２１を制御部２が受信する構成とし、電源供給が安定し
てバックアップ開始信号８も送信されていない状態で、
動作開始を許可する信号２１を制御部２が受信すると、
記憶部３に対してメモリ制御信号９を送信してバックア
ップ状態の解除を実施する構成とする。

【００７３】更に、装置が動作中に、通常時用電源６の
電圧に外乱等の理由で変動が発生すると、電圧監視回路
４がそれを感知してバックアップ開始信号８を送信し、
記憶部３がバックアップ状態になる可能性がある。ま
た、電源投入時に何らかの理由でバックアップ開始信号
８の送信が停止されず、電源供給が安定した後も送信さ
れ続けることも考えられる。

【００７４】これらの場合に対応するため、記憶部３が
バックアップ状態であることを上位モジュールに通知
し、上位モジュールからの動作開始を許可する信号によ
りバックアップ状態を解除する手段を設ける必要があ
る。

【００７５】図１７は、バックアップ通知手段２２を有
する記憶回路１Ｆを示す。バックアップ通知手段２２
は、上位モジュール４１からホストインタフェースを介
して動作開始信号２１、クロック発生器６０からクロッ
ク信号１５、電源投入時リセット回路６１からリセット
信号、及び電圧監視回路４からバックアップ開始信号８
が入力され、バックアップ通知信号２４をホストインタ
ーフェース４５を介して上位モジュール４１に出力す
る。

【００７６】図１８は、バックアップ通知手段２２の回
路図を示し、図１９はそのタイミングチャートを示す。
図１８に示すように、バックアップ通知手段２２は、Ａ
ＮＤ回路２５及び２７と、ＯＲ回路２６と、ラッチ回路
２３を有する。ＡＮＤ回路２５には、上位モジュールか
らの動作開始信号２１と電圧監視回路４からのバックア
ップ開始信号８が入力される。また、ラッチ回路２３に
は、クロック信号１５と電源投入時に発生するリセット
信号１８が入力される。

【００７７】ラッチ回路２３は、Ｄ−フリップフロップ
のようにクロック信号１５の立ち上がりに同期して動作
し、リセット信号１８によって初期化される。また、取
り込んだ信号の正論理信号をＡＮＤ回路２７に出力し、
反転論理信号をバックアップ通知信号２４として出力す
る。このバックアップ通知信号２４が、上位モジュール
からの動作開始信号２１に応答して、記憶部３がバック
アップ状態か否かを上位モジュールに通知する信号とな
る。

【００７８】図１９に示すように、装置電源投入時のリ
セット信号１８によってバックアップ通知信号２４がＨ
レベルとなり（図１９の点ａ）、まだ記憶部３がバック
アップ状態であることを上位モジュールに通知する。そ
の後、電源供給が安定し、リセット信号１８とバックア
ップ開始信号８の送信も停止して、上位モジュールから
の動作開始信号２１が送信されてくると、ＡＮＤ回路２
５の入力が２本共Ｈレベルであるので、ＡＮＤ回路２５
の出力もＨレベルとなり、ＯＲ回路２６を介してラッチ
回路２３に取り込まれる。そのため、バックアップ通知
信号２４がＬレベルとなり（図１９のｂ点）、記憶部３
のバックアップ状態を解除したことを上位モジュールに
通知する。

【００７９】また、ラッチ回路２３のもう１つの出力で
ある正論理信号が、ＡＮＤ回路２７とＯＲ回路２６を介
してフィードバックされるため、ラッチ回路２３が取り
込んだ信号がそのまま保持される。

【００８０】次に、装置動作中に何らかの理由で電圧監
視回路４が通常時用電源６の電圧低下を検出し、バック
アップ開始信号８を送信すると、ＡＮＤ回路２７の一方
の入力がＬレベルになるため、ＡＮＤ回路２７の出力も
Ｌレベルとなり、それがＯＲ回路２６を介してラッチ回
路２３に取り込まれる。そのため、バックアップ通知信
号２４がＨレベルとなり（図１９のｃ点）、記憶部３が
バックアップ状態となったことを通知する。

【００８１】前述のように、電子部品は電源電圧が定格
電圧の９０％程度でも動作が可能であるが、素子の特性
のバラツキ等で、低電圧時に動作が不能となる部品が存
在する可能性がある。このため、使用している部品が定
格電圧の９０％程度でも動作可能であることを証明する
ために、定格電圧の８５％程度まで電圧を下げて動作確
認を行う電源電圧のマージン試験を行う必要がある。従
って、定格電圧の８５％程度の電圧で記憶回路を通常動
作させるために、電源電圧のマージン試験中は、電圧監
視回路４がバックアップ開始信号８を出力しないか、又
は出力しても制御部２がそれを無視する機能が望まれ
る。

【００８２】また、上記以外にも記憶回路が複数実装さ
れる装置において、一部の記憶回路のみをバックアップ
対象としたい場合がある。この場合にも、バックアップ
対象でない記憶回路の電圧監視回路４を動作させない等
の機能が必要となる。

【００８３】この対策として、任意に設定が可能なスイ
ッチ、又はそれに準ずる機構を設けることが考えられ
る。最も単純な方法としては、当該スイッチからバック
アップを禁止する信号を送信して、制御部２の入力段で
バックアップ開始信号８をマスクするようにすれば、電
圧監視回路４が動作してバックアップ開始信号８を送信
しても、それを無視して、記憶部３のバックアップ処理
は実施されない。

【００８４】図２０は、本実施の形態によりバックアッ
プを禁止する機能を有する記憶回路１Ｇを説明するため
のブロック図である。記憶回路１Ｇの制御部２は、バッ
クアップ不可信号２８により電源電圧が低下しても記憶
部３のバックアップ動作を禁止することができる。

【００８５】記憶回路１Ｇは、電源部５から通常用電源
６ａと６ｂ、及びバックアップ用電源７を供給される。
ＳＷ１は、記憶回路１Ｇの制御部２にバックアップ不可
信号２８を送信する。抵抗６０は、バックアップ不可信
号２８を通常時にＨレベルとするためのプルアップ抵抗
である。

【００８６】図２０では、ＳＷ１のＯＮ／ＯＦＦによっ
て記憶回路１Ｇをバックアップするか否かを指示する。
制御部２は、バックアップ不可信号２８がＨレベルの時
に、バックアップ開始信号８を受信すると、記憶部３を
バックアップ状態にする制御を実行する。

【００８７】ＳＷ１がＯＦＦである場合、電源部５から
供給される通常時用電源６ａ又は６ｂの電圧が低下する
と、電圧監視回路４がそれを検出してバックアップ開始
信号８を送出する。制御部２はバックアップ不可信号２
８がＨレベルなので、記憶部３をバックアップ状態にす
るためのメモリ制御信号９を送信する。

【００８８】一方、ＳＷ１がＯＮである場合は、制御部
２はバックアップ不可信号２８がＬレベルなので、記憶
部３をバックアップ状態にするためのメモリ制御信号９
の送信を行わない。以上により、ＳＷ１のＯＮ／ＯＦＦ
によって記憶回路１にバックアップをするか否かの指示
ができる。

【００８９】図２１は、本実施の形態により複数の記憶
回路１ａ、１ｂを個別にバックアップするための機能を
説明するためのブロック図である。記憶回路１ａと１ｂ
は、電源部５から通常用電源６ａと６ｂ、及びバックア
ップ用電源７を供給される。ＳＷ１は、記憶回路１ａの
制御部２ａにバックアップ不可信号２８ａを送信し、Ｓ
Ｗ２は、記憶回路１ｂの制御部２ｂにバックアップ不可
信号２８ｂを送信する。抵抗６０ａと６０ｂは、バック
アップ不可信号２８ａと２８ｂを通常時にＨレベルとす
るためのプルアップ抵抗である。

【００９０】図２１では、ＳＷ１とＳＷ２のＯＮ／ＯＦ
Ｆによって記憶回路１ａ又は１ｂをバックアップするか
否かを指示する。ＳＷ１がＯＦＦでＳＷ２がＯＮ状態で
ある場合、電源部５から供給される通常時用電源６ａ又
は６ｂの電圧が低下すると、電圧監視回路４ａ又は４ｂ
がそれを検出してバックアップ開始信号８ａ又は８ｂを
送出する。

【００９１】制御部２ａはバックアップ不可信号２８ａ
がＨレベルなので、記憶部３ａをバックアップ状態にす
るためのメモリ制御信号９ａを送信する。一方、制御部
２ｂはバックアップ不可信号２８ｂがＬレベルなので、
記憶部３ｂをバックアップ状態にするためのメモリ制御
信号９ｂの送信を行わない。

【００９２】以上により、記憶回路１ａはバックアップ
されるが、記憶回路１ｂはバックアップされない。つま
り、ＳＷ１とＳＷ２によって個別にバックアップの指示
ができる。尚、図２０、図２１ではＳＷ１等が記憶回路
１ａ等の外に設けられているが、各記憶回路に内蔵させ
てもよい。

【００９３】また、バックアップ用電源７のライン上に
ＳＷ１等を設けて、各スイッチのＯＮ／ＯＦＦによって
バックアップ用電源７の供給をするか否かを選択しても
よい。この場合は、制御部２等は各スイッチの状態に関
係なく記憶部３等をバックアップ状態にする制御を実施
するが、スイッチがＯＦＦになっている場合は記憶回路
にはバックアップ用電源７が供給されないため、バック
アップは実施されない。更に、上記のスイッチをソフト
ウェアや管理モジュールからの指示信号でＯＮ／ＯＦＦ
するリレーに置き換えてもよい。

【００９４】装置電源を停止する時はデータのバックア
ップを実施するが、記憶部３に対するメモリアクセス動
作を実施中にも、停電や瞬断、装置内の電源電圧の変動
等が起きる場合がある。メモリアクセス中にバックアッ
プ開始信号８を受信した制御部２が、直ちにメモリアク
セスを中断するとメモリ内のデータを破壊する恐れがあ
る。

【００９５】そこで、本発明の他の実施の形態の記憶回
路では、制御部２がメモリアクセス中にバックアップ開
始信号８を受信した場合、そのメモリアクセスは実行し
続け、アクセスが終了した後に記憶部３をバックアップ
させる制御を実行させる構成とする。

【００９６】バースト方式のメモリアクセス（１回のア
クセスコマンドで連続したデータの書き込み、読み出し
を行う方式）のように、１回のメモリアクセスに要する
時間が長い場合でも、メモリアクセスとバックアップ開
始処理を足し合わせた時間は数μｓ程度であり、電圧の
低下を検出してから動作保証限界の電圧になるまでの数
ｍｓに比べると、十分余裕があり実現は容易である。

【００９７】

【発明の効果】以上説明した通り、本発明の記憶回路又
は情報処理装置において、電源の停止、又は停電や瞬断
等が発生した場合でも、確実に記憶回路自身の判断で記
憶部をバックアップ状態にすることにより、データを保
護することができる。しかも、この動作に付随して必要
になる機能も同時に実現することが可能となる。

【００９８】従って、回路規模が小さく容易な手段で構
築することにより、設計や動作保証も容易となり、係る
情報処理装置の性能を高めることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態による記憶回路と電源部の
ブロック図である。

【図２】通常時用電源の電圧の変化を示す波形図であ
る。

【図３】図１の動作を説明するタイミングチャートであ
る。

【図４】キャッシュ装置を有する情報処理装置の構成概
略図である。

【図５】電圧監視回路の詳細な回路図である。

【図６】図５の動作を説明するタイミングチャートであ
る。

【図７】バックアップ開始信号抽出回路を付加した記憶
回路の回路図である。

【図８】バックアップ開始信号抽出回路の回路図であ
る。

【図９】図８の動作を説明するタイミングチャートであ
る。

【図１０】電源投入時のリセット信号を利用した記憶回
路の回路図である。

【図１１】電源投入時のリセット信号とバックアップ開
始信号を示すタイミングチャートである。

【図１２】２種類の電源を監視する記憶回路のブロック
図である。

【図１３】２種類の電源を監視する電圧監視回路の詳細
な回路図である。

【図１４】２つの電圧監視回路を有する記憶回路を説明
するブロック図である。

【図１５】バックアップ用とリセット用の電圧監視回路
の動作を説明するタイミングチャートである。

【図１６】上位モジュールから動作開始信号を受信して
バックアップ状態を解除する記憶回路の回路部である。

【図１７】バックアップ通知手段を有する記憶回路の回
路図である。

【図１８】バックアップ通知手段の回路図である。

【図１９】図１８の動作を説明するタイミングチャート
である。

【図２０】バックアップ禁止機能を有する記憶回路の回
路図である。

【図２１】個別バックアップの機能を説明するブロック
図である。

【図２２】従来の情報処理装置のブロック図である。

【符号の説明】

１記憶回路２制御部３記憶部４電圧監視回路５電源部６通常時用電源７バックアップ用電源１０逆流防止用ダイオード

Claims

【特許請求の範囲】

【請求項１】電源部から通常時に第１の電源が供給さ
れ、バックアップ時に第２の電源が供給される記憶回路
において、記憶内容のバックアップ機能を有する記憶部と、該第１の電源の電圧が該記憶部の動作可能な最低電圧よ
り大きい所定の電圧まで低下したことを検知し、検知信
号を出力する電圧監視回路と、該電圧監視回路からの検知信号が入力された時に、該記
憶部に該第２の電源を供給してバックアップを実施させ
る制御部とを有することを特徴とする記憶回路。
【請求項２】請求項１において、前記第１の電源の電圧が、前記所定の電圧から前記最低
電圧に低下するまでの間に、前記記憶部のバックアップ
の実施が完了できる大きさに該所定の電圧が設定された
ことを特徴とする記憶回路。
【請求項３】請求項１において前記制御部は、前記記憶
部がアクセスされている時は、該電圧監視回路からの検
知信号に基づき、アクセス終了後に該記憶部にバックア
ップを実施させることを特徴とする記憶回路。
【請求項４】電源部から通常時に第１の電源が供給さ
れ、バックアップ時に第２の電源が供給される記憶回路
において、記憶内容のバックアップ機能を有する記憶部と、該第１の電源の電圧が該記憶部の動作可能な最低電圧よ
り大きい所定の電圧まで低下したことを検知し、第１の
検知信号を出力し、該第１の電源の電圧が該所定の電圧
より低い電圧から該所定の電圧まで上昇したことを検知
し、第２の検知信号を出力する電圧監視回路と、該電圧監視回路から出力される該第１及び第２の検知信
号のうち該第１の検知信号を抽出する抽出回路と、該抽出回路から該第１の検知信号が抽出された時に出力
される信号が入力された時に、該記憶部に該第２の電源
を供給してバックアップを実施させる制御部とを有する
ことを特徴とする記憶回路。
【請求項５】電源部から通常時に第１の電源が供給さ
れ、バックアップ時に第２の電源が供給される記憶回路
において、記憶内容のバックアップ機能を有する記憶部と、該第１の電源の電圧が、該記憶部の動作可能な最低電圧
より大きい所定の電圧まで低下したことを検知し、第１
の検知信号を出力し、該第１の電源の電圧が、該所定の
電圧より低い電圧から該所定の電圧まで上昇したことを
検知し、第２の検知信号を出力する電圧監視回路と、該電圧監視回路からの第１の検知信号が入力された時に
該記憶部に該第２の電源を供給してバックアップを実施
させ、該第２の検知信号が入力されている間はリセット
される制御部とを有することを特徴とする記憶回路。
【請求項６】電源部から通常時に第１及び第２の電源が
供給され、バックアップ時に第３の電源が供給される記
憶回路において、通常時に、該第１の電源が供給される、記憶内容のバッ
クアップ機能を有する記憶部と、通常時に、該第２の電源が供給される制御部と、該第１の電源の電圧が、該記憶部の動作可能な最低電圧
より大きい第１の電圧まで低下したことを検知したと
き、又は第２の電源の電圧が、該制御部の動作可能な最
低電圧より大きい第２の電圧まで低下したことを検知し
たときに検知信号を出力する電圧監視回路とを有し、該制御部は、該電圧監視回路からの該検知信号が入力さ
れた時に、該記憶部に該第３の電源を供給してバックア
ップを実施させることを特徴とする記憶回路。
【請求項７】電源部から通常時に第１の電源が供給さ
れ、バックアップ時に第２の電源が供給される記憶回路
において、記憶内容のバックアップ機能を有する記憶部と、該第１の電源の電圧が、該記憶部の動作可能な最低電圧
より大きい第１の電圧まで低下したことを検知し、第１
の検知信号を出力する第１の電圧監視回路と、該第１の電源の電圧が、該第１の電圧より小さく該最低
電圧より大きい第２の電圧まで低下したことを検知し、
第２の検知信号を出力する第２の電圧監視回路と、該第１の検知信号が入力された時に該記憶部に該第２の
電源を供給してバックアップを実施させ、該第２の検知
信号が入力された時にリセットされる制御部とを有する
ことを特徴とする記憶回路。
【請求項８】電源部から通常時に第１の電源を供給さ
れ、バックアップ時に第２の電源を供給される記憶回路
が、インターフェースを介して上位モジュールに接続さ
れた情報処理装置において、該記憶回路は、記憶内容のバックアップ機能を有する記憶部と、該第１の電源の電圧が該記憶部の動作可能な最低電圧よ
り大きい所定の電圧まで低下したことを検知し、検知信
号を出力する電圧監視回路と、該電圧監視回路からの検知信号が入力された時に、該記
憶部に該第２の電源を供給してバックアップを実施さ
せ、該第１の電源の電圧が復帰し、該上位モジュールか
らの動作開始信号を受信した時に該記憶部のバックアッ
プを停止させる制御部とを有することを特徴とする情報
処理装置。
【請求項９】請求項８において、更に、前記記憶部がバックアップ状態にあることを、前記上位
モジュールに通知するバックアップ通知手段を有するこ
とを特徴とする情報処理装置。
【請求項１０】請求項８において前記制御部は、前記上
位モジュールから出力されるバックアップ不可信号が入
力されている時は、前記電圧監視回路からの検知信号が
入力されても該記憶部にバックアップを実施させないこ
とを特徴とする情報処理装置。