KR900013614A - 반도체 장치 및 그 제조방법 - Google Patents
반도체 장치 및 그 제조방법 Download PDFInfo
- Publication number
- KR900013614A KR900013614A KR1019900000990A KR900000990A KR900013614A KR 900013614 A KR900013614 A KR 900013614A KR 1019900000990 A KR1019900000990 A KR 1019900000990A KR 900000990 A KR900000990 A KR 900000990A KR 900013614 A KR900013614 A KR 900013614A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor device
- titanium
- active region
- pattern
- metal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims 3
- 230000001681 protective effect Effects 0.000 claims description 3
- 229910052751 metal Inorganic materials 0.000 claims 9
- 239000002184 metal Substances 0.000 claims 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 5
- 230000003647 oxidation Effects 0.000 claims 5
- 238000007254 oxidation reaction Methods 0.000 claims 5
- 229910021332 silicide Inorganic materials 0.000 claims 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 5
- 239000010936 titanium Substances 0.000 claims 5
- 229910052719 titanium Inorganic materials 0.000 claims 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 2
- 238000010438 heat treatment Methods 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims 2
- 239000013078 crystal Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 238000002513 implantation Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 238000001465 metallisation Methods 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- -1 nitrogen nitride Chemical class 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1도는 본 발명의 보호소자를 구비한 반도체 장치의 입력부 회로의 개략도.
제 3도는 제 1도에 도시된 반도체 장치의 개략적 단면도,
제 4도는 표준 공범에 따른 보호소자 부분의 개략적 단면도,
제 5도는 본 발명에 따른 보호소자 부분의 개략적 단면도.
Claims (7)
- 적어도 1개의 제 1전도형의 활성 영역을 갖는 최소 1개의 보호소자를 포함하고, 필드 산화 패턴을 갖는 모놀리식 집적회로를 가진 실리콘 반도체 본체를 구비하고 있으며, 상기 활성 영역은 필드 산화 패턴과는 최소한 부분적으로 접하여서 제 1전도형과 극성이 반대인 제 2전도형인 인접한 실리콘 영역과 Pn접합을 형성하며, 상기 활성 영역은 정전기 방전으로부터 보호되도록 반도체 장치의 일지점과 접속된 금속 실리사이드 구성의 전극층과 접속된 반도체 장치에 있어서, 상기 금속 실리사이드는 활성 영역과 인접한 필드 산화 패턴상에서 일정거리에 걸쳐 연장된 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서, 상기 금속 실리사이드는 인접한 필드 산화 패턴 상에서 적어도 0.5㎛길이에 걸쳐 연장된 것을 특징으로 하는 반도체 장치.
- 제 1항에 있어서, 상기 금속 실리사이드는 티타늄 실리사이드인 것을 특징으로 하는 반도체 장치.
- 선행항중 임의의 한 항에 있어서, 상기 반도체 장치에는 최소 2개의 활성 영역이 존재하여 이 영역들이 수평쌍극 트랜지스터의 콜렉터 영역과 에미터 영역을 구성하는 것을 특징으로 하는 반도체 장치.
- 제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 활성 영역은 작동 상태시에 역방향으로 최소한 일시적으로 접속된 보호 다이오드 부분을 형성하는 것을 특징으로 하는 반도체 장치.
- 선행 항 중 어느 한 항에 청구한 바와 같은 반도체 장치의 제조방법에 있어서, 실리콘 기판에 필드 산화 패턴이 설치되고, 그 다음, 활성 영역이 자체-등록 방식으로 도핑 이온의 주입에 의해 형성되며, 그 다음, 금속층과 비결정 실리콘층이 스퍼터링에 의해서 연속적으로 설치되고, 그후에 상기 비결정 실리콘층으로부터 식각된 하나의 패턴이 존재하며, 상기 패턴은 상기 활성 영역과 인접한 필드 산화 패턴위에서 최소 0.5㎛길이에 걸쳐 연장되며, 그 다음 비결정 실리콘층의 금속은 전체적으로 변환하고, 단 결정 기판상에 깔린 피복되지 않은 금속은 가열에 의해서 금속 실리사아드로 적어도 부분적으로 변환되며, 그 후 변환되지 않는 금속은 제거되며 결과적으로 접촉 윈도우와 금속화가 제공되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 6항에 있어서, 금속층으로서 티타늄 층이 제공되고, 비결정 실리콘이 제공된 후에, 필드 산화 패턴상의 피복되지 않은 티타늄은 질소 분위기에서 가열하여 티타늄 질화물로 변환되고, 하층의 타타늄을 갖는 비결정 실리콘은 티타늄 실리사이드로 변환되고, 그후 티타늄 질화물은 에칭 용액 수단에 의하여 제거되며, 그후 티타늄 실리사이드를 소정의 결정형으로 변환시키기 위해서 제 2열처리를 고온 상태에서 행하는 것을 특징으로 하는 반도체 장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8900239 | 1989-02-01 | ||
| NL8900239A NL8900239A (nl) | 1989-02-01 | 1989-02-01 | Protectie-element en werkwijze ter vervaardiging daarvan. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900013614A true KR900013614A (ko) | 1990-09-06 |
| KR100190467B1 KR100190467B1 (ko) | 1999-06-01 |
Family
ID=19854049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900000990A KR100190467B1 (ko) | 1989-02-01 | 1990-01-30 | 반도체 장치 및 그 제조방법 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0381280B1 (ko) |
| JP (1) | JP3004026B2 (ko) |
| KR (1) | KR100190467B1 (ko) |
| DE (1) | DE69010019T2 (ko) |
| NL (1) | NL8900239A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9225906D0 (en) * | 1992-12-11 | 1993-02-03 | Philips Electronics Uk Ltd | Electronic device manufacture using ion implantation |
| BE1007672A3 (nl) * | 1993-10-27 | 1995-09-12 | Philips Electronics Nv | Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8100347A (nl) * | 1981-01-26 | 1982-08-16 | Philips Nv | Halfgeleiderinrichting met een beveiligingsinrichting. |
| JPS59107555A (ja) * | 1982-12-03 | 1984-06-21 | Fujitsu Ltd | 半導体装置 |
-
1989
- 1989-02-01 NL NL8900239A patent/NL8900239A/nl not_active Application Discontinuation
-
1990
- 1990-01-29 DE DE69010019T patent/DE69010019T2/de not_active Expired - Fee Related
- 1990-01-29 EP EP90200195A patent/EP0381280B1/en not_active Expired - Lifetime
- 1990-01-30 KR KR1019900000990A patent/KR100190467B1/ko not_active IP Right Cessation
- 1990-01-31 JP JP2019356A patent/JP3004026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69010019D1 (de) | 1994-07-28 |
| JPH03196561A (ja) | 1991-08-28 |
| JP3004026B2 (ja) | 2000-01-31 |
| EP0381280B1 (en) | 1994-06-22 |
| EP0381280A1 (en) | 1990-08-08 |
| NL8900239A (nl) | 1990-09-03 |
| KR100190467B1 (ko) | 1999-06-01 |
| DE69010019T2 (de) | 1995-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789647A (en) | Method of manufacturing a semiconductor device, in which a metallization with a thick connection electrode is provided on a semiconductor body | |
| EP0399141A3 (en) | Method of fabricating a semiconductor device by capping a conductive layer with a nitride layer | |
| KR930022557A (ko) | 반도체 집적 회로 장치 및 그 제조방법 | |
| KR930011800B1 (ko) | Mos형 반도체장치 | |
| US5268323A (en) | Semiconductor array and method for its manufacture | |
| KR900013614A (ko) | 반도체 장치 및 그 제조방법 | |
| KR930020581A (ko) | 콘택 홀(contact hole)구조 및 제조방법 | |
| KR950030343A (ko) | 반도체장치 및 그 제조방법 | |
| JP2773221B2 (ja) | 半導体装置 | |
| JPS6410222A (en) | Substrate for thin film passive element | |
| JPS6249734B2 (ko) | ||
| KR0148565B1 (ko) | 반도체 집적회로 디바이스 | |
| JPS61174767A (ja) | 半導体素子電極 | |
| US4772568A (en) | Method of making integrated circuit with pair of MOS field effect transistors sharing a common source/drain region | |
| KR960029860A (ko) | 폴리 박막트랜지스터 액정 디스플레이 소자의 패드부 및 그 제조방법 | |
| JP2526536Y2 (ja) | 半導体装置 | |
| JPH09129890A (ja) | 多結晶半導体ｔｆｔ、その製造方法、及びｔｆｔ基板 | |
| JPS57155775A (en) | Semiconductor device | |
| JPH1068663A (ja) | 薄膜半導体装置 | |
| JPS61150376A (ja) | 半導体装置 | |
| JPS57173938A (en) | Manufacture of semiconductor device | |
| JPH09252130A (ja) | 半導体装置及びその製造方法 | |
| JPH0426791B2 (ko) | ||
| US20020008262A1 (en) | Semiconductor integrated circuit | |
| JP2023049005A (ja) | 集積化抵抗を具備するシリコンカーバイドパワー装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |