NL8900239A - Protectie-element en werkwijze ter vervaardiging daarvan. - Google Patents

Description

N.V. Philips' Gloeilampenfabrieken te Eindhoven.

Protectie-element en werkwijze ter vervaardiging daarvan.

De uitvinding heeft betrekking op een halfgeleiderinrichting met een halfgeleiderlichaam van silicium bevattende een monolithische geïntegreerde schakeling met een veldoxyde-patroon met ten minste een protectie-element bevattende ten minste een actieve zone van een eerste geleidingstype welke althans ten dele grenst aan het veldoxyde en met het aangrenzende siliciumgebied van het tweede, tegengestelde geleidingstype een PN-overgang vormt, welke actieve zone gecontacteerd is met een electrodelaag die is verbonden met een tegen statische ontlading te beschermen aansluitgeleider van de schakeling van de halfgeleiderinrichting, waarbij de genoemde electrodelaag metaalsilicide omvat.

Een dergelijke halfgeleiderinrichting is onder meer beschreven in het artikel "Electrical Overstress in NMOS Silicided Devices" door D.J. Wilson et al. in EOS/ESD Symposium Proceedings,

Sept. 29 - Oct. 1 1987, p. 265-273.

Geïntegreerde schakelingen kunnen gedurende hun fabricage en behandeling vaak onderworpen zijn aan electrostatische ontladingen die, en dit geldt in het bijzonder voor MOS-en en CMOS-schakelingen met hoge pakkingsdichtheid en zeer dunne gate-oxydelagen, onherstelbare schade aan de schakeling kunnen toebrengen. Dit verschijnsel wordt in de literatuur meestal aangeduid met de afkorting ESD (van "Electrostatic Discharge"). Ter beveiliging tegen deze ontladingsverschijnselen pleegt men protectie-elementen of -circuits in de schakeling aan te brengen, die tot doel hebben electrostatische lading, welke bijvoorbeeld door wrijving tijdens het hanteren ontstaat, buiten de eigenlijke schakeling om af te voeren. Van belang zijn hierbij vooral de snelheid waarmee dit geschiedt en de drempelspanning waarbij het protectie-element in werking treedt. Als protectie-element worden hierbij vaak laterale transistors respectievelijk de parasitaire laterale transistors van MOS-transistors, of dioden gebruikt.

Bij geavanceerde geïntegreerde schakelingen in submicrontechnologie met hoge pakkingsdichtheid, waar een lage contactweerstand op in het bijzonder source- en draingebieden en stuurelectroden van groot belang is wordt voor het contacteren van deze gebieden gebruik genaakt van zelfuitrichtende processen, waarbij het contact gerealiseerd wordt door middel van een metaalsilicide. Deze * methoden, waarbij over het gehele oppervlak een metaal wordt aangebracht dat vervolgens door verhitting met het blootliggende silicium reageert en een metaalsilicide vormt, staan bekend als "salicide"-(van "selfaligned silicide") technieken. Bij voorkeur wordt als silicide titaansilicide (TiSi2) toegepast aangezien dit een zeer lage electrische weerstand heeft, een goede temperatuurstabiliteit vertoont en het vermogen heeft, siliciumoxyde te reduceren zodat de titaan-siliciumreactie niet gehinderd kan worden door een oxydehuid.

Men heeft echter geconstateerd dat, wanneer voor de protectie-eleaenten eveneens van deze salicideprocessen gebruik wordt gemaakt, een ernstige verslechtering van de protectie-eigenschappn optreedt. Zie hiervoor bijvoorbeeld het eerder genoemde artikel van Wilson et al., blz. 272 waar geconstateerd wordt, dat om bovengenoemde redenen silicideprocessen in protectiesystemen vermeden dienen te worden. Dit komt echter neer op een verdere complicatie van het toch reeds ingewikkelde proces, en het zou daarom zeer gewenst zijn, wanneer de protectie-elementen gelijktijdig met het overige deel van de schakeling en onder gebruikmaking van dezelfde technologie vervaardigd zouden kunnen worden.

De uitvinding heeft onder meer het doel, een halfgeleiderinrichting en een werkwijze voor het vervaardigen daarvan aan te geven, waarbij de protectie-elementen zonder extra processtappen in hetzelfde procédé als de overige delen van de geïntegreerde schakeling kunnen worden vervaardigd.

De uitvinding berust onder meer op het inzicht van de uitvinders, dat de hierboven beschreven problemen althans voor een belangrijk deel worden veroorzaakt doordat het grensvlak tussen het metaalsilicide en het aangrenzende siliciumsubstraat bij de gebruikelijke wijze van vervaardiging onregelmatig van vorm is.

Een halfgeleiderinrichting van de in de aanhef beschreven soort is volgens de uitvinding daardoor gekenmerkt, dat het metaalsilicide zich ook op het aan de actieve zone grenzende veldoxyde over een zekere afstand uitstrekt. Bij voorkeur bedraagt deze afstand ten minste 0,5 pm.

De uitvinding heeft verder betrekking op een werkwijze ter vervaardiging van de inrichting. Deze werkwijze heeft het kenmerk, dat een siliciumsubstraat wordt voorzien van een veldoxydepatroon, dat vervolgens langs zelfregistrerende weg door implantatie van doteringsionen de aktieve zone wordt gevormd, dat daarna achtereenvolgens een metaallaag en een amorfe siliciumlaag worden aangebracht, waarna uit het amorfe silicium een patroon wordt geëtst dat zich over een afstand van ten minste 0,5 pm boven de actieve zone en boven het aangrenzende veldoxyde uitstrekt, dat dan door verhitting het amorfe silicium en het daaronder liggende metaal geheel, en het onbedekte op het eenkristallijne substraat gelegen metaal althans ten dele worden omgezet in metaalsilicide, waarna het niet in silicide omgezette metaal wordt verwijderd, en dat daarna de contactvensters en de metallisering worden aangebracht.

Om een zo goed mogelijk resultaat te bereiken strekt het patroon van amorf silicium zich bij voorkeur over een afstand van ten minste 0,5 pm boven de actieve zone en boven het aangrenzende veldoxyde uit.

Ofschoon ook andere metalen die een geschikt metaalsilicide vormen, zoals bijvoorbeeld kobalt, zouden kunnnen worden toegepast is een voorkeursuitvoering van de uitvinding daardoor gekenmerkt, dat als metaallaag een titaanlaag wordt aangebracht, dat na het aanbrengen van het amorfe silicium door verhitten in een stikstofatmosfeer het op het veldoxyde aanwezige onbedekte titaan wordt omgezet in titaannitride en het amorfe silicium met het daaronder liggende titaan wordt omgezet in titaansilicide waarna het titaannitride met behulp van een etsvloeistof wordt verwijderd, en dat vervolgens een tweede verhitting bij hogere temperatuur wordt uitgevoerd om het titaansilicide in de gewenste kristalvorm om te zetten.

Op de plaatsen, waar amorf silicium op het metaal, bij voorkeur dus titaan, was aangebracht worden titaan en amorf silicium omgezet in titaansilicide. Zodoende ontstaat ook op het aan de actieve zone grenzende veldoxyde titaansilicide. Doordat op de plaatsen, waar titaan direct op het eenkristallijne siliciumsubstraat is gelegen dit laatste aanmerkelijk langzamer met het titaan reageert dan het op het titaan gelegen amorfe silicium ligt de titaan-siliciumgrens in de actieve zones van het protectie-element veel minder diep dan bij processen waarbij geen amorf silicium op het titaan wordt aangebracht, en is deze grens veel regelmatiger. Tevens wordt de afstand van het silicide tot de PN-overgang groter, hetgeen tot een hogere serieweerstand van het protectie-element leidt. Beide invloeden dragen ertoe bij, dat geen ongewenste stroomconcentraties optreden, zoals in het volgende nader zal worden uiteengezet.

Opgemerkt wordt, dat het maken van electrisch geleidende titaansilicide-verbindingen op oxyde door bedekking van het metaal met amorf silicium op zichzelf bekend is; zie bijvoorbeeld het artikel "Selfaligned TiSi2 for submicron CMOS" door A.G.M. Jonkers et al. in "Le vide/Les couches minces", Vol. 42, NO. 236, maart/april 1987, blz. 103-105. Daarin wordt deze techniek uitsluitend voor het maken van verbindingen over het oxyde toegepast. Van een toepassing bij de vervaardiging van protectie-elementen is daarin echter geen sprake, evenmin als van het voordeel van de geringere indringdiepte van het silicide in eenkristallijn silicium, in het bijzonder met betrekking tot de eigenschappen van protectie-elementen.

De uitvinding zal nu nader worden toegelicht aan de hand van een uitvoeringsvoorbeeld en de tekening, waarin Figuur 1 een schakelschema van het ingangsgedeelte van een halfgeleiderinrichting met een protectie-element volgens de uitvinding toont,

Figuur 2 een stroom-spanningskarakteristiek van het protectie-element van de inrichting volgens Figuur 1 weergeeft,

Figuur 3 schematisch een dwarsdoorsnede van de inrichting volgens Figuur 1 toont,

Figuur 4 schematisch een dwarsdoorsnede van een deel van een protectie-element volgens de stand der techniek toont,

Figuur 5 schematisch een dwarsdoorsnede van een deel van het protectie-element volgens de uitvinding toont, en

Figuur 6 t/m 9 dwarsdoorsneden van het element van Figuur 5 in opeenvolgende stadia van vervaardiging tonen.

De figuren zijn schematisch en niet op schaal getekend. Overeenkomstige delen zijn in de regel met dezelfde verwijzingscijfers aangeduid. In de dwarsdoorsneden zijn halfgeleidergebieden van hetzelfde geleidingstype in dezelfde richting gearceerd.

Figuur 1 toont een schakelschema van een deel (het ingangsgedeelte) van een halfgeleiderinrichting met een protectiecircuit volgens de uitvinding. De inrichting bevat een geïntegreerde schakeling waarin in Figuur 1 (rechterzijde) slechts een veldeffecttransistor T1 met geïsoleerde poortelectrode, verder met MOS-transistor aangeduid, is getekend. Deze transistor, in dit voorbeeld een N-kanaal of NMOS transistor, is electrisch verbonden met een aantal verdere schakelelementen, die echter voor de uitvinding niet van belang zijn en daarom in de tekening zijn weggelaten.

De stuurelectrode G van de NMOS-transistor T1 is verbonden met een ingang I van de schakeling. Op deze ingang I kan zich een electrostatische lading vormen die, als hij zich door de transistor T1 heen zou ontladen, de schakeling onherstelbaar zou kunnen beschadigen.

Om dit te voorkomen is een protectie-element aangebracht, in dit voorbeeld bestaande uit een bipolaire NPN-transistor P2 waarvan de emitter en de basis verbonden zijn met een massa-referentiepotentiaal-klem A, die bijvoorbeeld aan aarde ligt. De collector is verbonden met de genoemde ingang I van de schakeling. De stroom- spanningskarakteristiek i-V van transistor T2 is schematisch weergegeven in Figuur 2. Wanneer op de ingang I een zo hoge spanning V komt te staan dat de lawinedoorslagspanning Vb wordt overschreden, dan neemt de stroom i snel toe terwijl de spanning over T2 sterk daalt; een verschijnsel dat bekend staat als “snap-back". De electrostatische lading op de ingang wordt nu via transistor T2 naar aarde afgevoerd zonder gevaar voor beschadiging van de schakeling.

Figuur 3 toont schematisch in dwarsdoorsnede een praktische uitvoering van een dergelijke halfgeleiderinrichting. De inrichting omvat een halfgeleiderlichaam 1 van eenkristallijn silicium met een monolithische geïntegreerde schakeling waarvan ook in Figuur 3 alleen de MOS-transistor T1 is getekend. De inrichting bevat een veldoxydepatroon, in dit voorbeeld een patroon van verzonken oxyde 2 (LOCOS), doch dit is niet noodzakelijk en elke andere vorm van al dan niet verzonken veldoxyde kan worden toegepast. Het protectie-element, in dit voorbeeld een bipolaire laterale NPN-transistor T2, bevat twee actieve zones 3 en 4 van het ene geleidingstype, in dit voorbeeld het N-geleidingstype, die respectievelijk de emitterzone en de collectorzone van T2 vormen. De zones 3 en 4 grenzen beide zowel aan het veldoxyde 2 als aan het aangrenzende siliciumgebied 5 van het tweede, tegengestelde geleidingstype, in dit voorbeeld dus het P-geleidingstype. Dit gebied 5 kan gevormd worden door het substraat zelf, of b.v. door een op een i substraat gelegen epitaxiale laag. Beide zones 3 en 4 vormen met het gebied 5 een PN-overgang, waarbij de PN-overgang 6 tussen de collectorzone 4 en het gebied 5 in de bedrijfstoestand althans tijdelijk, en in elk geval bij het elimineren van electrostatische lading op de ingang I, in de keerrichting staat. In de tekening is verder aangegeven dat de actieve zones 3 en 4, evenals de source- en drainzones 10 en 11 van de MOS-transistor T1, bestaan uit hoger gedoteerde eerste gebieden 3A, 4A en lager gedoteerde tweede gebieden 3B, 4B die aan de "eerste" gebieden grenzen. Dit wordt gedaan om injectie van "hete* ladingsdragers in de stuurelectroden van de MOS-transistors te voorkomen doch is voor de uitvinding niet essentieel.

De actieve zone 4 is (op het deel 4A) gecontacteerd met een electrodelaag 7, die is verbonden met een tegen statische ontlading te beschermen punt van de halfgeleiderinrichting, in dit voorbeeld de stuurelektrode G van T1. Deze electrodelaag 7 bestaat uit een metaalsilicide, meestal, en ook in dit voorbeeld, uit titaansilicide.

In Figuur 4 is meer in detail het gedeelte van Figuur 3 binnen de stippellijn weergegeven. Daarin is de toestand getoond die zich voordoet wanneer het metaalsilicide op de in de salicide-technologie gebruikelijke wijze wordt aangebracht. In Figuur 4 is duidelijk te zien, dat de overgang tussen het titaansilicide en het silicium er de oorzaak van is, dat de serieweerstand in de stroomweg door het gebied 4A heen sterk varieert en bovendien, wegens de relatief grote indringdiepte van het silicide, vrij klein is. Hierdoor treden strooaconcentraties op ter plaatse van de geringste serieweerstand, met als gevolg een onaanvaardbare verslechtering van de protectie-eigenschappen.

Figuur 5 toont de situatie bij toepassing van de maatregel volgens de uitvinding. Daarbij strekt zich het metaalsilicide 7, in tegenstelling tot de in Figuur 4 getoonde toestand, ook op het aan de actieve zone 4 grenzende veldoxyde 2 uit. Dit is alleen mogelijk wanneer, zoals in het volgende nader zal worden uiteengezet, het metaal tijdens de silicidevorming bedekt was met amorf silicium waardoor het metaal in de nabijheid van het veldoxyde een veel geringere indringdiepte in het eenkristallijne silicium van het gebied 5 vertoont. Als gevolg hiervan is het grensvlak tussen het metaal en het aangrenzende onderliggende silicium veel regelmatiger en ook verder verwijderd van het grensvlak tussen de deelgebieden 4A en 4B, zodat ook de serieweerstand groter wordt. Beide factoren dragen ertoe bij dat de bovengenoemde nadelen in belangrijke mate worden verminderd, of zelfs opgeheven.

De hierboven beschreven halfgeleiderinrichting kan volgens de uitvinding op de volgende wijze worden vervaardigd, zie de figuren 6 t/m 9.

Uitgegaan wordt van een P-type siliciumsubstraat 5. Zoals hierboven reeds is gezegd kan dit substraat 5 gevormd worden hetzij door de siliciumplak in zijn geheel, hetzij door een op een dragerlichaam aangebrachte epitaxiale P-type siliciumlaag. Dit substraat 5 wordt langs gebruikelijke weg voorzien van een veldoxydepatroon. In dit voorbeeld wordt onder toepassing van nitridemaskering, etsen en verhitten op bekende wijze een verzonken oxydepatroon 2 aangebracht, sie Figuur 6.

Nadat het voor de stuurelectrodestructuren benodigde dunne "gate-oxyde" en daarop het polykristallijne siliciumpatroon voor de stuurelectroden is aangebracht, worden eerst door implantatie van fosforionen met een dosis van bijvoorbeeld 4x10expl3 ionen per cm2 en een energie van bijvoorbeeld 80 keV gevolgd door een drive-in verhitting de zones 3B, 4B en de overige licht gedoteerde source- en drainzones (10B, 11B) van de MOS-transistors gevormd. Vervolgens worden, na het aanbrengen van oxyde "spacers" 20 (zie Figuur 3) door neerslaan van een oxydelaag en vervolgens terugetsen met reactief ionenetsen (RIE)", door implantatie van bijvoorbeeld arseenionen bij 100 keV en een dosis van bijvoorbeeld 5x10exp15 ionen per cm2 en een drive-in stap de N+ zones 3A, 4A, 10A, 11A gevormd. Na wegetsen van het tijdens de voorgaande stappen gevormde dunne oxyde is de toestand van het in Figuur 3 gestippeld omlijste gebied dan als getekend in Figuur 6.

Nu worden door sputteren achtereenvolgens een metaallaag, in dit voorbeeld een titaanlaag 21 met een dikte van 40 nm, en een amorfe siliciumlaag 22 met een dikte van 100 nm neergeslagen. Door maskeren en etsen wordt het amorfe silicium 22 nu in een patroon geëtst dat zich uitstrekt zowel boven de actieve zone 4 als boven het veldoxyde 2 en boven de zone 3. Zo wordt de toestand volgens Figuur 7 verkregen. Opgemerkt wordt nog, dat het amorfe silicium, dat zich in de tekening slechts boven een deel van de zones 3 en 4 bevindt, zich ook boven het gehele oppervlak van deze zones mag uitstrekken.

Hierna wordt een verhitting op ongeveer 675 graden C in stikstof uitgevoerd, gedurende ca. 30 seconden. Daarbij wordt het niet door amorf silicium bedekte titaan geheel omgezet in titaannitride, terwijl het met amorf silicium 22 bedekte titaan wordt omgezet in titaansilicide 7, waarbij de amorfe siliciumlaag 22 geheel, doch het onder het titaan 21 liggende eenkristallijne silicium van de gebieden 3A en 4A slechts over een geringe diepte wordt omgezet in titaansilicide. Dit komt doordat het amorfe silicium veel sneller met titaan reageert dan het eenkristallijne silicium.

Het gevormde titaannitride wordt nu door nat etsen in een H202-NH3-H20 mengsel verwijderd en vervolgens wordt een tweede verhitting bij hogere temperatuur, ongeveer 875 graden C uitgevoerd om het titaansilicide, dat eerst de metastabiele C49 structuur heeft om te zetten in de stabiele C54 structuur. De situatie is nu zoals aangegeven in Figuur 8.

Dan wordt een pyrolytische (CVD) oxydelaag 23 neergeslagen waarin op de gebruikelijke wijze contactgaten worden geëtst. Zo wordt de toestand van Figuur 9 verkregen. Tenslotte wordt, na het aanbrengen van de metallisatie 24 van bijvoorbeeld aluminium, de situatie van Figuur 5 bereikt. Daarbij is in dit voorbeeld de afstand a (zie Figuur 5) 0,9 pm, de afstand b 0,5 pm en de afstand c 1,0 pm. Het "ondiepe" titaansilicide strekt zich dus tot 1 pm voorbij de grens van het veldoxyde 2 uit, zodat praktisch de gehele transistorstroom via het ondiepe, regelmatig gevormde silicide verloopt.

Aangezien elders in de geïntegreerde schakeling meestal doorverbindingen over het veldoxyde gemaakt moeten worden door middel van op het metaal aangebrachte laagdelen van amorf silicium kan de uitvinding worden toegepast zonder dat extra maskerings- en uitrichtstappen nodig zijn.

De uitvinding is niet beperkt tot het beschreven uitvoeringsvoorbeeld. Zo kan de configuratie van het protectie-element verschillend zijn van die in het aangegeven voorbeeld. In plaats van een laterale transistor kan bijvoorbeeld ook een protectiediode worden toegepast. Deze kan worden verkregen wanneer in Figuur 5 de zone (4A,B) hetzelfde geleidingstype heeft als het gebied 5. Verder kunnen desgewenst andere metalen dan titaan worden toegepast. Ook kunnen in het beschreven uitvoeringsvoorbeeld de geleidingstypen (alle tegelijk) door het tegengestelde type worden vervangen.

Claims (7)

1. Halfgeleiderinrichting met een halfgeleiderlichaam van silicium bevattende een monolithische geïntegreerde schakeling met een veldoxyde-patroon met tenminste een protectie-element bevattende tenminste een actieve zone van een eerste geleidigstype welke althans ten dele grenst aan het veldoxyde en met het aangrenzende siliciumgebied van het tweede, tegengestelde geleidingstype een PN-overgang vormt, welke actieve zone gecontacteerd is met een electrodelaag die is verbonden met een tegen statische ontlading te beschermen punt van de halfgeleiderinrichting, waarbij de genoemde electrodelaag bestaat uit een metaalsilicide, met het kenmerk, dat het metaalsilicide zich ook over een zekere afstand op het aan de actieve zone grenzende veldoxyde uitstrekt.

2. Halfgeleiderinrichting volgens conclusie 1, met het kenmerk, dat het metaalsilicide zich over een afstand van tenminste 0,5 pm op het aangrenzende veldoxyde uitstrekt.

3. Halfgeleiderinrichting volgens conclusie 1 of 2, met het kenmerk, dat het metaalsilicide titaansilicide is,

4. Halfgeleiderinrichting volgens een der voorgaande conclusies, met het kenmerk, dat tenminste twee actieve zones aanwezig zijn, die de collectorzone en de emitterzone van een laterale bipolaire transistor vormen.

5. Halfgeleiderinrichting volgens een der conclusies 1 t/m 3, met het kenmerk, dat de actieve zone deel uitmaakt van een in de bedrijfstoestand althans tijdelijk in de keerrichting geschakelde protectiediode.

6. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens een der voorgaande conclusies, met het kenmerk, dat een siliciumsubstraat wordt voorzien van een veldoxydepatroon, dat vervolgens langs zelfregisrerende weg door implantatie van doteringsionen de actieve zone wordt gevormd, dat daarna door sputteren achtereenvolgens een metaallaag en een amorfe siliciumlaag worden aangebracht, waarna uit het amorfe silicium een patroon wordt geëtst dat zich over een afstand van tenminste 0,5 pm boven de actieve zone en boven het aangrenzende veldoxyde uitstrekt, dat dan door verhitting met amorfe silicium en het daaronder liggende metaal geheel, en het onbedekte op het eenkristallijne substraat gelegen metaal althans ten dele worden omgezet in metaalsilicide, waarna het niet in silicide omgezette metaal wordt verwijderd, en dat daarna de contactvensters en de metallisering worden aangebracht.

7. Werkwijze voor het vervaardigen van een halfgeleiderinrichting volgens conclusie 6, met het kenmerk, dat als metaallaag een titaanlaag wordt aangebracht, dat na het aanbrengen van het amorfe silicium door verhitten in een stikstofatmosfeer het op het veldoxyde aanwezige onbedekte titaan wordt omgezet in titaannitride en het amorfe silicium met het daaronder liggende titaan wordt omgezet in titaansilicide waarna het titaannitride met behulp van een etsvloeistof wordt verwijderd, en dat vervolgens een tweede verhitting bij hogere temperatuur wordt uitgevoerd om het titaansilicide in de gewenste kristalvorm om te zetten.