DE69010019T2 - Verfahren zum Herstellen einer integrierten Schattung mit einem Schutzelement. - Google Patents
Verfahren zum Herstellen einer integrierten Schattung mit einem Schutzelement.Info
- Publication number
- DE69010019T2 DE69010019T2 DE69010019T DE69010019T DE69010019T2 DE 69010019 T2 DE69010019 T2 DE 69010019T2 DE 69010019 T DE69010019 T DE 69010019T DE 69010019 T DE69010019 T DE 69010019T DE 69010019 T2 DE69010019 T2 DE 69010019T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- metal
- silicide
- titanium
- semiconductor body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000001681 protective effect Effects 0.000 title claims description 18
- 230000008569 process Effects 0.000 title description 8
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 29
- 229910021332 silicide Inorganic materials 0.000 claims description 27
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 13
- 239000010936 titanium Substances 0.000 claims description 13
- 229910052719 titanium Inorganic materials 0.000 claims description 13
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 2
- 239000007788 liquid Substances 0.000 claims description 2
- 238000001465 metallisation Methods 0.000 claims description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- AHKZTVQIVOEVFO-UHFFFAOYSA-N oxide(2-) Chemical compound [O-2] AHKZTVQIVOEVFO-UHFFFAOYSA-N 0.000 claims 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- -1 cobalt Chemical compound 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
- Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer integrierten Schaltung in einem im wesentlichen aus einkristallinem Silizium bestehenden Halbleiterkörper, die mindestens ein Schutzelement mit mindestens einer aktiven Zone umfaßt, die einen PN-Übergang mit einem angrenzenden Siliziumbereich bildet und mit einer Elektrodenschicht, die Metallsilizid umfaßt, kontaktiert wird, die mit einem vor elektrostatischen Entladungen zu schützenden Punkt der integrierten Schaltung verbunden ist.
- Eine Halbleiteranordnung der obigen Art ist unter anderem im Artikel "Electrical Overstress in NMOS Silicided Devices" von D.J. Wilson et al. in den EOS/ESD Symposium Proceedings, 29. September bis 1. Oktober 1987, S. 265-273 beschrieben.
- Integrierte Schaltungen sind während ihrer Herstellung und Behandlung häufig elektrostatischen Ladungen ausgesetzt, welche - insbesondere bei MOS- und CMOS-Schaltungen mit hoher Packungsdichte und extrem dünnen Gate-Oxid-Schichten - die Schaltung irreparabel beschädigen können. Diese Erscheinung wird in der Literatur meist mit der Abkürzung ESD (= ElectroStatic Discharge) bezeichnet. Zum Schutz gegen solche Entladungserscheinungen werden gewöhnlich Schutzelemente oder Schutzschaltungen in die Schaltungen eingebaut, die die Aufgabe haben, elektrostatische Ladungen abzuleiten, welche beispielsweise durch Reibung während der Handhabung entstehen, wobei die eigentliche Schaltung umgangen wird. In diesem Fall sind besonders die Geschwindigkeit, mit der dies stattfindet, und die Schwellenspannung, bei der das Schutzelement wirksam wird, von Bedeutung. Als Schutzelemente werden Lateraltransistoren oder die parasitären Lateraltransistoren von MOS-Transistoren oder die parasitären Lateraltransistoren von MOS-Transistoren oder -Dioden eingesetzt.
- In modernen integrierten Submikrometerschaltungen mit hoher Packungsdichte, bei denen ein niedriger Kontaktwiderstand besonders in den Source- und Drain- Bereichen und Gate-Elektroden sehr wichtig ist, werden diese Bereiche mittels selbstjustierender Verfahren kontaktiert, wobei der Kontakt mit einem Metallsilizid gebildet wird. Diese Verfahren, bei denen ein Metall über die gesamte Fläche aufgebracht wird, welches dann durch Aufheizen mit dem freigelegten Silizium reagiert und ein Metallsilizid bildet, sind als "salicide" (Kurzform für "self-aligned silicide")-Techniken bekannt. Als Silizid wird vorzugsweise Titansilizid (TiSi&sub2;) verwendet, weil dieser Werkstoff einen sehr niedrigen elektrischen Widerstand, eine hohe Temperaturstabilität und ein Siliziumdioxid-Reduktionsvermögen aufweist, so daß die Titan-Silizium-Reaktion nicht durch eine Oxidschicht behindert werden kann.
- Es hat sich jedoch gezeigt, daß die Schutzeigenschaften sehr beeinträchtigt werden, wenn diese Salicide-Verfahren auch für die Schutzelemente angewandt werden. Siehe beispielsweise in diesem Zusammenhang den obengenannten Artikel von Wilson et al., S. 272, in dem bestätigt wird, daß aus den obengenannten Gründen Silizidtechniken bei Schutzsystemen vermieden werden sollten. Jedoch führt dies zu einer weiteren Komplizierung des ohnehin komplizierten Verfahrens, und daher wäre es sehr wünschenswert, die Schutzelemente gleichzeitig mit dem Rest der Schaltung unter Verwendung derselben Technik herstellen zu können.
- Der Erfindung liegt unter anderem die Aufgabe zugrunde, ein Verfahren zum Herstellen einer integrierten Schaltung mit mindestens einem Schutzelemente zur Verfügung zu stellen, bei dem das Schutzelement ohne zusätzliche Bearbeitungsschritte zusammen mit den restlichen Teilen der integrierten Schaltung hergestellt werden kann.
- Die Erfindung geht unter anderem von der Erkenntnis aus, daß die oben beschriebenen Probleme zumindest großenteils der Tatsache zuzuschreiben sind, daß die Grenzschicht zwischen dem Metallsilizid und dem angrenzenden Siliziumsubstrat bei der üblichen Herstellungsmethode unregelmäßig geformt ist.
- Erfindungsgemaß wird ein Verfahren wie in Anspruch 1 dargelegt verschafft.
- Zur Erzielung eines optimalen Ergebnisses erstreckt sich die Struktur des polykristallinen Siliziums vorzugsweise über mindestens 0,5 um oberhalb der aktiven Zone und des angrenzenden Feldoxids.
- Zwar können auch andere Metalle, die ein geeignetes Metallsilizid bilden, z.B. Kobalt, verwendet werden, jedoch ist eine bevorzugte Ausführungsform der Erfindung dadurch gekennzeichnet, daß eine aus Titan bestehende Metallschicht auf den Halbleiterkörper aufgebracht wird, daß die Wärmebehandlung in einer stickstoffhaltigen Atmosphäre erfolgt, so daß eventuell unbeschichtetes Titan der Metallschicht auf dem Feldoxid in Titannitrid und Silizium der polykristallinen Siliziumschicht zusammen mit dem darunterliegenden Teil der Titanschicht in Titansilizid umgewandelt werden, daß das Titannitrid danach gezielt mittels einer Ätzflüssigkeit entfernt wird, und daß eine zweite Wärmebehandlung bei einer höheren Temperatur durchgeführt wird, wodurch das Titansilizid die gewünschte Kristallform erhält. Es entstehen mindestens zwei aktive Zonen, die die Emitterzone und die Kollektorzone eines Lateral-Bipolar-Transistors bilden.
- In den Bereichen, in denen das polykristalline Silizium auf das Metall, vorzugsweise Titan, aufgebracht wurde, werden das Metall und das Polysilizium in Metallsilizid umgewandelt. Somit bildet sich auch Metallsilizid auf dem Feldoxid neben der aktiven Zone. Aufgrund der Tatsache, daß in den Bereichen, in denen das Metall direkt auf das einkristalline Silizium aufgebracht wird, das letztere sehr viel langsamer mit dem Metall reagiert als das auf das Metall aufgebrachte polykristalline Silizium, verläuft die Grenze des Metallsilizids in den aktiven Zonen der Schutzelemente in wesentlich geringerer Tiefe als bei Verfahren, bei denen kein Polysilizium auf das Metall aufgebracht wird, und diese Grenze ist viel gleichmäßiger. Darüber hinaus nimmt der Abstand des Silizids zum pn-Übergang zu, wodurch der Reihenwiderstand des Schutzelements höher wird. Beide Effekte tragen dazu bei, das Auftreten unerwünschter Stromkonzentrationen zu vermeiden, was nachstehend näher erläutert wird.
- Es ist zu beachten, daß die Bildung von elektrisch leitenden Titansilizidverbindungen auf Oxid durch Beschichtung des Metalls mit amorphem Silizium an sich bekannt ist; siehe beispielsweise den Artikel "Self-aligned TiSi&sub2; for submicron CMOS" von A.G.M. Jonkers et al. in "Le vide/Les couches minces", Band 42, Nr. 236, März/April 1987, S. 103-105. In diesem Artikel wird diese Technik nur zur Herstellung von Anschlüssen auf dem Oxid angewandt. Jedoch ist darin eine Anwendung bei der Herstellung von Schutzelementen oder der Vorteil der geringeren Eindringtiefe des Silizids in einkristallines Silizium, insbesondere in Bezug auf die Eigenschaften der Schutzelemente, nicht erwähnt.
- Ebenso ist die teilweise Bildung einer Elektrodenschicht aus Metallsilizid auf einer Oxidschicht aus der Europäischen Patentanmeldung Nr. 112 034 an sich bekannt. Jedoch wird anstatt durch Silizidierung wie beim erfindungsgemäßen Verfahren die bekannte Elektrodenschicht durch Aufdampfen einer konformen Metallsilizidschicht auf die gesamte Oberfläche und nachfolgendes Strukturieren dieser Schicht mittels eines herkömmlichen fotolithografischen Verfahrens hergestellt. Infolgedessen ist damit die Herstellung einer relativ flachen, gleichmäßigeren Metallsilizidgrenze in einer aktiven Siliziumzone, deren Fläche in Metallsilizid umgewandelt wird, nicht möglich.
- Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
- Figur 1 ein Schaltbild des Eingangsteils einer Halbleiteranordnung mit einem Schutzelement, das mit einem erfindungsgemäßen Verfahren hergestellt werden kann;
- Figur 2 eine Strom-Spannungs-Charakteristik des Schutzelements der in Figur 1 dargestellten Anordnung;
- Figur 3 einen schematischen Querschnitt durch die Anordnung der Figur 1;
- Figur 4 einen schematischen Querschnitt durch einen Teil eines Schutzelements nach dem üblichen Verfahren;
- Figur 5 einen schematischen Querschnitt durch einen Teil des Schutzelements, das mit einem erfindungsgemäßen Verfahren hergestellt werden kann; und
- Figur 6 bis 9 Querschnitte durch das in Figur 5 gezeigte Element in aufeinanderfolgenden Prozeßschritten gemäß einer Ausführungsform des erfindungsgemäßen Verfahrens.
- Die Figuren sind schematische, nicht maßstabsgerechte Darstellungen. Gleiche Teile haben allgemein die gleichen Bezugszeichen. In den Querschnitten sind Bereiche des gleichen Leitfahigkeitstyps in gleicher Richtung schraffiert.
- Figur 1 zeigt ein Schaltbild eines Teils (des Eingangsteils) einer Halbleiteranordnung mit einer erfindungsgemäßen Schutzschaltung. Die Anordnung umfaßt eine integrierte Schaltung, in der in Figur 1 (rechts) nur ein einziger elektrisch isolierter Gate-Feldeffekttransistor T1, im weiteren als MOS-Transistor bezeichnet, dargestellt ist. Dieser Transistor (in dieser Ausführungsform ein N-Kanal- oder MOS- Transistor) ist elektrisch mit einer Reihe weiterer Schaltkreiselemente verbunden, die jedoch für die Erfindung nicht von Bedeutung sind und daher in der Zeichnung nicht dargestellt sind.
- Die Gate-Elektrode G des NMOS-Transistors T1 wird mit einem Eingang I der Schaltung verbunden. An diesem Eingang I kann eine elektrostatische Aufladung entstehen, die bei Entladung über den Transistor T1 die Schaltung irreparabel beschädigen könnte.
- Um dies zu verhindern, wird ein Schutzelement vorgesehen, das in der vorliegenden Ausführungsform aus einem npn-Bipolartnsistor T2 besteht, dessen Emitter und Basis mit einer Bezugsspannungs-Erdungsklemme A verbunden sind, die beispielsweise an Masse angeschlossen ist. Der Kollektor ist mit dem Eingang I der Schaltung verbunden. Die Strom-Spannungs-Charakteristik i-V des Transistors T2 ist schematisch in Figur 2 dargestellt. Wird eine so hohe Spannung V an den Eingang I angelegt, daß die Lawinendurchbruchspannung Vb überschritten wird, nimmt der Strom i rasch zu, während die Spannung über T2 stark abnimmt, was unter der Bezeichnung "Zurückschnappen" bekannt ist. Die elektrostatische Ladung am Eingang wird nun über den Transistor T2 ohne Gefahr der Beschädigung der Schaltung an Erde abgeleitet.
- Figur 3 zeigt einen schematischen Querschnitt einer praktischen Ausführungsform einer derartigen Halbleiteranordnung. Die Anordnung umfaßt einen Halbleiterkörper 1 aus einkristallinem Silizium mit einer monolithisch-integrierten Schaltung, von der in Figur 3 ebenfalls nur der MOS-Transistor T1 dargestellt ist. Die Anordnung umfaßt eine Feldoxidstruktur, in der vorliegenden Ausführungsform eine vertiefte Oxidstruktur 2 (LOCOS = lokale Oxidation von Silizium), die jedoch nicht erforderlich ist und durch jede andere Art von vertieftem oder nicht vertieftem Feldoxid ersetzt werden kann. Das Schutzelement, in der vorliegenden Ausführungsform ein Bipolar-Lateral-npn-Transistor T2, umfaßt zwei aktive Zonen 3 und 4 des gleichen Leitfähigkeitstyps, in dieser Ausführungsform der Leitfahigkeitstyp, der die Emitter- bzw. Kollektorzone von T2 darstellt. Die Zonen 3 und 4 grenzen jeweils an das Feldoxid 2 sowie an den benachbarten Siliziumbereich 5 des zweiten, entgegengesetzten Leitfahigkeitstyps an, also dem Typ p in dieser Ausführungsform. Dieser Bereich 5 kann aus dem Substrat selbst oder beispielsweise aus einer auf dem Substrat befindlichen Epitaxieschicht bestehen. Die beiden Zonen 3 und 4 bilden einen pn- Übergang zum Bereich 5, wobei der pn-Übergang 6 zwischen der Kollektorzone 4 und dem Bereich 5 im Betriebszustand zumindest vorübergehend, auf jeden Fall aber nach Ableitung der elektrostatischen Ladung am Eingang I in umgekehrter Richtung unter Vorspannung steht. Die Zeichnung zeigt ferner, daß die aktiven Zonen 3 und 4 ebenso wie die Source- und Drainzonen 10 und 11 des MOS-Transistors T1 aus stärker dotierten ersten Bereichen 3A, 4A und schwächer dotierten zweiten Bereichen 3B, 4B bestehen, die an die "ersten" Bereiche angrenzen. Diese Maßnahme dient dazu, die Injektion von "heißen" Ladungsträgern in die Gate-Elektroden der MOS-Transistoren zu verhindern, ist jedoch für die Erfindung nicht von Bedeutung.
- Die aktive Zone 4 wird (auf Teil 4A) mit einer Elektrodenschicht 7 kontaktiert, die an einen Punkt der vor statischen Entladungen zu schützenden Halbleiteranordnung, in diesem Fall die Gate-Elektrode G von T1, angeschlossen wird. Diese Elektrodenschicht 7 besteht aus einem Metallsilizid, meistens - auch bei dieser Ausführungsform - aus Titansilizid.
- Figur 4 zeigt nähere Einzelheiten des Teils der Figur 3 innerhalb der gestrichelten Linie. Darin ist die Situation dargestellt, die entsteht, wenn das Metallsilizid in der bei der Salicide-Technik üblichen Weise aufgebracht wird. Aus Figur 4 kann man deutlich erkennen, daß der Übergang zwischen dem Titansilizid und dem Silizium zu einer starken Schwankung des Reihenwiderstands im Strompfad durch den Bereich 4A führt und dieser Widerstand außerdem wegen der verhältnismäßig großen Eindringtiefe des Silizids relativ niedrig ist. Infolgedessen entstehen Stromkonzentrationen im Bereich des niedrigsten Reihenwiderstands, was zu einer inakzeptablen Verschlechterung der Schutzeigenschaften führt.
- Figur 5 zeigt die Situation, die bei Verwendung des erfindungsgemäßen Verfahrens entsteht. In diesem Fall erstreckt sich das Metallsilizid 7 - im Gegensatz zu der in Figur 4 dargestellten Situation, auch auf das an die aktive Zone 4 angrenzende Feldoxid 2. Dies ist nur möglich, wenn das Metall während der Silizidbildung mit amorphem Silizium bedeckt wird, was nachstehend näher erläutert wird, wodurch das Metall in der Umgebung des Feldoxids eine wesentlich geringere Eindringtiefe in das einkristalline Silizium des Bereichs 5 aufweist. Infolgedessen ist die Grenzschicht zwischen dem Metall und dem angrenzenden Silizium darunter viel gleichmäßiger und auch weiter von der Grenzschicht zwischen den Unterbereichen 4A und 4B entfernt, so daß der Reihenwiderstand ebenfalls zunimmt. Diese beiden Faktoren tragen zu einer erheblichen Verringerung der oben erwähnten Nachteile oder sogar zu ihrer Aufhebung bei.
- Die oben beschriebene Halbleiteranordnung läßt sich erfindungsgemäß auf folgende Weise herstellen (siehe Figur 6 bis 9).
- Das Ausgangsmaterial ist ein P-Siliziumsubstrat 5. Wie bereits oben beschrieben, kann das Substrat 5 entweder aus dem Silizium-Wafer insgesamt oder aus einer P-Silizium-Epitaxieschicht auf einem Träger bestehen. Dieses Substrat 5 wird in der üblichen Weise mit einer Feldoxidstruktur versehen. In der vorliegenden Ausführungsform wird es in bekannter Weise, jedoch mittels Siliziumnitridmaskierung, Ätzen und Aufheizen, mit einer vertieften Oxidstruktur 2 versehen. Siehe Figur 6.
- Nach Herstellung der für die Gate-Elektrodenstrukturen erforderlichen dünnen "Gate-Oxid"-Schicht mit der polykristallinen Siliziumstruktur für die Gate-Elektroden darauf werden zuerst die Zonen 3B, 4B und die restlichen schwach dotierten Source- und Drainzonen (10B, 11B) der MOS-Transistoren durch Implantation von Phosphorionen mit einer Dosis von beispielsweise 4.10¹³ Ionen/cm² und einer Energie von beispielsweise 80 keV mit nachfolgender Tiefen-Wärmebehandlung erzeugt. Nach dem Aufbringen von Oxid-"Trennschichten" 20 (siehe Fig. 3) durch Aufbringen einer Oxidschicht und Rückätzen mittels reaktivem Ionenätzen (RIE) werden dann die n&spplus;- Zonen 3A, 4A, 10A, 11A durch Implantation von beispielsweise Arsenionen bei 100 keV mit einer Dosis von beispielsweise 5.10¹&sup5; Ionen/cm² und einem Tiefenbehandlungsschritt erzeugt. Sobald die in den vorhergehenden Schritten erzeugte dünne Oxidschicht weggeätzt ist, ergibt sich die in Figur 6 dargestellte Situation im Bereich innerhalb der gestrichelten Linie der Figur 3.
- Nun werden nacheinander durch Sputtern eine Metallschicht, in der vorliegenden Ausführungsform eine Titanschicht 21 mit einer Schichtdicke von 40 nm, und eine amorphe Siliziumschicht 22 mit einer Dicke von 100 nm aufgebracht. Nun wird das amorphe Silizium 22 durch Maskieren und Ätzen in eine Struktur gebracht, die sich sowohl über die aktive Zone 4 als auch über das Feldoxid 2 und die Zone 3 erstreckt. Somit entsteht die in Figur 7 dargestellte Situation. Es ist ebenfalls zu beachten, daß das amorphe Silizium, das sich in der Zeichnung nur über einem Teil der Zonen 3 und 4 befindet, sich auch über die gesamte Fläche dieser Zonen erstrecken 30 kann.
- Danach wird eine ca. 30 Sekunden dauernde Wärmebehandlung in Stickstoff bei ca. 675 ºC durchgeführt. Während dieser Behandlung wird das nicht mit amorphem Silizium bedeckte Titan komplett in Titannitrid umgewandelt, während das mit amorphem Silizium 22 bedeckte Titan in Titansilizid 7 umgewandelt wird, wobei die amorphe Siliziumschicht 22 komplett, das einkristalline Silizium der Bereiche 3A und 4A unter dem Titan 21 jedoch nur bis zu einer geringer Tiefe in Titansilizid umgewandelt wird. Dies beruht auf der Tatsache, daß das amorphe Silizium wesentlich rascher mit Titan reagiert als das einkristalline Silizium.
- Das entstehende Titannitrid wird nun durch naßchemisches Ätzen in einem Gemisch aus H&sub2;O&sub2;, NH&sub3; und H&sub2;O entfernt; danach findet eine zweite Wärmebehandlung bei einer höheren Temperatur (ca. 875 ºC) statt, um das Titansilizid, das anfangs die metastabile Struktur C49 hat, in die stabile Struktur C54 umzuwandeln. Nun entspricht die Situation der in Figur 8 dargestellten.
- Danach wird eine pyrolytische (CVD-) Oxidschicht 23 aufgebracht, in die in üblicher Weise Kontaktfenster geätzt werden. Somit erhält man die in Figur 9 dargestellte Situation. Zum Schluß erhält man nach Metallisierung 24, beispielsweise mit Aluminium, die Situation der Figur 5. Bei der vorliegenden Ausführungsform betragen der Abstand a (siehe Fig. 5) 0,9 um, der Abstand b 0,5 um und der Abstand c 1,0 um. Die "flache" Titansilizidschicht geht daher 1 um über die Grenze des Feldoxids 2 hinaus, so daß praktisch der gesamte Transistorstrom durch die flache, regelmäßig geformte Silizidschicht fließt.
- Da an anderen Stellen der integrierten Schaltung Durchverbindungen durch das Feldoxid meist durch Aufbringen von Teilschichten aus amorphem Silizium auf das Metall hergestellt werden müssen, kann die Erfindung angewandt werden, ohne daß ein zusätzliches Maskieren und Justieren erforderlich ist.
- Die Erfindung beschränkt sich nicht auf die beschriebene Ausführungsform. So ist beispielsweise eine Abwandlung der Konfiguration des Schutzelements gegenüber der dargestellten Ausführungsform möglich. Statt eines Lateraltransistors kann beispielsweise auch eine Schutzdiode verwendet werden. Diese erhält man, wenn die Zone (4A, B) in Fig. 5 denselben Leitfähigkeitstyp wie der Bereich 5 aufweist. Außerdem können auf Wunsch andere Metalle als Titan verwendet werden. In der beschriebenen Ausführungsform können die Leitfähigkeitstypen auch (alle zusammen) durch die entgegengesetzten Typen ersetzt werden.
Claims (5)
1. Verfahren zum Herstellen einer integrierten Schaltung in einem
Halbleiterkörper (1) aus einkristallinem Silizium, die mindestens ein Schutzelement (T2) mit
mindestens einer aktiven Zone (3, 4) umfaßt, welche einen PN-Übergang zu einem
angrenzenden Siliziumbereich (5) bildet und mit einer Elektrodenschicht, die
Metallsilizid (7) umfaßt, kontaktiert wird, die mit einem Punkt (6) der vor elektrostatischer
Entladung zu schützenden integrierten Schaltung verbunden wird, wobei
- der Halbleiterkörper (1) mit einer Feldoxidstruktur (2) versehen wird;
- ein Dotierungsstoff eines ersten Leitfähigkeitstyps in einen Bereich (3, 4) des
Halbleiterkörpers (1) eines zweiten, entgegengesetzten Leitfähigkeitstyps, der an
die Feldoxidstruktur angrenzt, in selbstjustierender Weise mittels
Ionenimplantation eingebracht wird, um die aktive Zone zu bilden;
- eine Metallschicht (21) und eine amorphe Siliziumschicht (22) nacheinander auf
den Halbleiterkörper (1) aufgetragen werden;
- die amorphe Siliziumschicht (22) so geätzt wird, daß eine Struktur entsteht, die
sich über Teile der aktiven Zone sowie das Feldoxid (2) erstreckt;
- eine Wärmebehandlung durchgeführt wird, wodurch das amorphe Silizium und
das darunterliegende Metall komplett umgewandelt werden und alles
unbeschichtete, sich direkt auf dem Halbleiterkörper aus einkristallinem Silizium
befindliche Metall nur teilweise in Metallsilizid (7) umgewandelt wird;
- alles nicht in Silizid umgewandelte Metall entfernt wird;
- eine Isolierschicht (23) auf den Halbleiterkörper (1) aufgebracht wird, worin
Kontaktfenster und eine Metallisierung (24) zum Kontaktieren der Silizidschicht
(7) angebracht werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Struktur aus
der amorphen Siliziumschicht (22) sich mindestens 0,5 um über die aktive Zone (3, 4)
und den angrenzenden Teil des Feldoxids (2) erstreckt.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Metallschicht (21) aus Titan besteht.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die
Wärmebehandlung
in einer stickstoffhaltigen Atmosphäre durchgeführt wird, so daß alles
unbeschichtete Titan der auf dem Feldoxid (2) befindlichen Metallschicht (21) in
Titannitrid und das Silizium der amorphen Siliziumschicht (22) zusammen mit dem
darunterliegenden Teil der Titanschicht (21) in Titansilizid umgewandelt wird, daß das
Titannitrid danach gezielt mittels einer Ätzflüssigkeit entfernt wird und daß eine zweite
Wärmebehandlung bei einer höheren Temperatur durchgeführt wird, mit der das
Titansilizid die gewünschte Kristallform erhält.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß mindestens zwei aktive Zonen (3, 4) erzeugt werden, die eine Emitterzone
und eine Kollektorzone eines Lateral-Bipolar-Transistors bilden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8900239A NL8900239A (nl) | 1989-02-01 | 1989-02-01 | Protectie-element en werkwijze ter vervaardiging daarvan. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69010019D1 DE69010019D1 (de) | 1994-07-28 |
| DE69010019T2 true DE69010019T2 (de) | 1995-01-19 |
Family
ID=19854049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69010019T Expired - Fee Related DE69010019T2 (de) | 1989-02-01 | 1990-01-29 | Verfahren zum Herstellen einer integrierten Schattung mit einem Schutzelement. |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0381280B1 (de) |
| JP (1) | JP3004026B2 (de) |
| KR (1) | KR100190467B1 (de) |
| DE (1) | DE69010019T2 (de) |
| NL (1) | NL8900239A (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9225906D0 (en) * | 1992-12-11 | 1993-02-03 | Philips Electronics Uk Ltd | Electronic device manufacture using ion implantation |
| BE1007672A3 (nl) * | 1993-10-27 | 1995-09-12 | Philips Electronics Nv | Hoogfrequent halfgeleiderinrichting met beveiligingsinrichting. |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8100347A (nl) * | 1981-01-26 | 1982-08-16 | Philips Nv | Halfgeleiderinrichting met een beveiligingsinrichting. |
| JPS59107555A (ja) * | 1982-12-03 | 1984-06-21 | Fujitsu Ltd | 半導体装置 |
-
1989
- 1989-02-01 NL NL8900239A patent/NL8900239A/nl not_active Application Discontinuation
-
1990
- 1990-01-29 DE DE69010019T patent/DE69010019T2/de not_active Expired - Fee Related
- 1990-01-29 EP EP90200195A patent/EP0381280B1/de not_active Expired - Lifetime
- 1990-01-30 KR KR1019900000990A patent/KR100190467B1/ko not_active IP Right Cessation
- 1990-01-31 JP JP2019356A patent/JP3004026B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69010019D1 (de) | 1994-07-28 |
| JPH03196561A (ja) | 1991-08-28 |
| KR900013614A (ko) | 1990-09-06 |
| JP3004026B2 (ja) | 2000-01-31 |
| EP0381280B1 (de) | 1994-06-22 |
| EP0381280A1 (de) | 1990-08-08 |
| NL8900239A (nl) | 1990-09-03 |
| KR100190467B1 (ko) | 1999-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69432918T2 (de) | Verfahren zum Herstellen eines CMOS-Bauteil mit Hoch- und Niedrigspannungstransistoren | |
| DE3326534C2 (de) | ||
| DE3789894T2 (de) | MOS-Feldeffekttransistor und dessen Herstellungsmethode. | |
| DE3886074T2 (de) | Herstellung einer Halbleiterstruktur. | |
| EP0022474B1 (de) | Verfahren zum Herstellen von niederohmigen, diffundierten Bereichen bei der Silizium-Gate-Technologie | |
| DE69015666T2 (de) | MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich. | |
| DE69018374T2 (de) | Verfahren zur Herstellung eines MIS-Transistor-Bauelementes mit einem Gitter, welches über geringdotierte Teile der Source- und Drain-Gebiete herausragt. | |
| DE69020160T2 (de) | Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger. | |
| EP0101000B1 (de) | Integrierte Bipolar- und Mos-Transistoren enthaltende Halbleiter-schaltung auf einem Chip und Verfahren zu ihrer Herstellung | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| DE2750209A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE102009047313B4 (de) | Leistungssteigerung in Transistoren mit einem Metallgatestapel mit großem ε durch eine frühe Implantation der Erweiterungsgebiete | |
| DE2754229A1 (de) | Leistungsbauelement vom mosfet-typ und zugehoeriges herstellungsverfahren | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE69010034T2 (de) | Halbleiteranordnung mit einer Schutzschaltung. | |
| DE69938381T2 (de) | Herstellung einer LDD Struktur für eine Schutzschaltung gegen elektrostatische Entladungen (ESD) | |
| DE2805442A1 (de) | Verfahren zum herstellen eines schottky-sperrschicht-halbleiterbauelementes | |
| DE69032446T2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE60028847T2 (de) | Verfahren mit reduzierter Maskenzahl für die Herstellung von Mischsspannung-CMOS mit Hochleistung-Transistoren und -I/O Transistoren von hoher Zuverlässigkeit | |
| DE69530441T2 (de) | Eine Methode zur Herstellung von BiCMOS-Halbleiterteilen | |
| DE68928396T2 (de) | CMOS-integrierte Schaltung mit modifizierter Isolation | |
| DE69119463T2 (de) | Kontaktierung und deren Herstellungsverfahren für Halbleiterbauelemente | |
| DE10036891A1 (de) | Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur | |
| DE3324332A1 (de) | Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat | |
| DE69025854T2 (de) | Verfahren zur Herstellung einer Komponente für die Begrenzung der Programmierungsspannung und für die Stabilisation der Spannung in einer elektrischen Anordnung mit EEPROM-Speicherzellen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |