KR900003847B1 - 하이브리드 ic기판과 회로패턴 형성방법 - Google Patents

하이브리드 ic기판과 회로패턴 형성방법 Download PDF

Info

Publication number
KR900003847B1
KR900003847B1 KR1019870007081A KR870007081A KR900003847B1 KR 900003847 B1 KR900003847 B1 KR 900003847B1 KR 1019870007081 A KR1019870007081 A KR 1019870007081A KR 870007081 A KR870007081 A KR 870007081A KR 900003847 B1 KR900003847 B1 KR 900003847B1
Authority
KR
South Korea
Prior art keywords
film
substrate
hybrid
element formation
circuit element
Prior art date
Application number
KR1019870007081A
Other languages
English (en)
Other versions
KR880002414A (ko
Inventor
쇼죠 핫또리
다까또시 이또
아끼히로 요시다
가즈노리 시마자끼
Original Assignee
가부시끼가이샤 도요다 지도쇽끼 세이사꾸쇼
도요다 요시또시
쇼죠 핫또리
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도요다 지도쇽끼 세이사꾸쇼, 도요다 요시또시, 쇼죠 핫또리 filed Critical 가부시끼가이샤 도요다 지도쇽끼 세이사꾸쇼
Publication of KR880002414A publication Critical patent/KR880002414A/ko
Application granted granted Critical
Publication of KR900003847B1 publication Critical patent/KR900003847B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/254—Polymeric or resinous material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/256—Heavy metal or aluminum or compound thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Abstract

내용 없음.

Description

하이브리드 IC기판과 회로패턴 형성방법
제 1 도는 본 발명을 구체화한 하이브리드 IC기판을 설명하기 위한 주요부 단면도.
제 2 도는 기판에 금속막이 형성될때 까지의 과정을 설명하는 설명도.
제 3 도는 유지막이 별도예를 도시하는 주요부 정면도.
제 4 도는 본 발명을 구체화한 형성장치의 사시도.
제 5 도는 동일하게 Y방향 이동대의 단면도.
제 6 도는 형성장치의 전기 블럭 회로도.
제 7 도는 본 발명의 별도예를 도시하는 형성장치의 사시도.
제 8 도는 본 발명의 별도예를 도시하는 전기블럭 회로도.
제 9 도 및 제 10 도는 복수개의 액적토출기를 구비한 형성장치의 요부 사시도.
* 도면의 주요부분에 대한 부호의 설명
1 : 하이브리드 IC기판 2 : 기판몸체
3 : 유지막 4 : 잉크액
5 : 금속막 6 : 공
11 : 회로패턴 형성장치 14 : X방향 이동틀
15 : Y방향 이동틀 18 : 고정틀
19 : 히터 21 : 탱크
22 : 액적토출기 31 : 마이크로컴퓨터
32 : 중앙연산 처리장치(CPU) 33 : 프로그램메모리
34 : 작업용 메모리 35 : CAD시스템
Mx : X방향 구동용 스텝핑모터 My : Y방향 구동모터
본 발명은 하이브리드 IC의 기판 및 그 기판을 사용한 회로패턴 형성방법에 관한 것이다.
종래는, 예를들면 하이브리드 IC의 회로형성에 있어서는 스크린 인쇄법이 채용되고 있다. 이 방법은 알루미나 등으로 되는 기판위에 끊겨있는 패턴의 스크린 마스크를 배치한다. 그래서, 등사판 인쇄의 요령으로 회로 요소 형성물을 함유한 페이스트로서 기판위에 회로패턴을 형성하는 것이었다.
그러나, 이 스크린 인쇄법에서는 1개의 완성된 회로를 형성할때 까지에는 많은 스크린.마스크가 필요하며 이를 각 스크린.마스크의 설계, 제작등에 많은 시간과 비용을 요하였었다. 또한, 스크린 인쇄법에서는 스크린.마스크나 스키지에 부착된 페이스트는 파괴되므로서 고가의 페이스트는 매우 헛되게 소비되고 있었다.
본 발명의 목적은 상기한 문제점을 해소하기 위한, 종래의 방법과는 전혀 다른 방법으로 기판위에 회로패턴을 작성할 수가 있는 하이브리드 IC기판과 회로패턴 형성방법을 제공함에 있었다.
제 1발명은 상기 목적을 달성하기 위해, 회로요소 형성물을 포함하는 용액에 대해서 그 부착 위치에 있어서 같은 용액을 침투시켜서 유지하는 유지막을 기판 몸체에 피막한 하이브리드 IC기판을 그 요지로 하는 것이다.
또한, 제 2의 발명은 똑같이, 회로요소 형성물을 포함하는 용액에 대해서 그 부착 위치에 있어서 동 용액을 침투시켜서 유지하는 유지막을 그 표면에 피막을 해서 되는 하이브리드 IC기판 위에 동일 용액으로 미리 정해진 패턴을 묘화하여, 그 유지막 위에 부착한 상기 용액이 기판위에 침지된후, 하이브리드 IC기판을 소성하여 상기 용액에 함유하여서 만들어지는 회로요소 형성물로 되는 막을 하이브리드 IC기판위에 형성토록한 회로패턴 형성방법을 그 요지로 하는 것이다.
제 1 의 발명의 구성에 있어서는 회로요소 형성물을 포함하는 용액을 하이브리드 IC기판위에 부착시키면, 동일 기판에 피복한 유지막에 의해 그 부착위치에 있어서 동일 용액은 기판표면까지 침투하여 유지된다.
제 2의 발명의 구성에 있어서는 하이브리드 IC기판위에 회로 요소 형성물을 포함하는 용액으로 미리 정한 패턴을 묘화하면, 동 용액은 기판표면까지 침투한다. 그래서, 이 기판을 소성하면, 상기 유지막은 소실이 됨과 함께, 용액은 분해하여 기판위에 동 용액에 함유되어 있던 회로요소 형성물이 막으로 되어 남게되어 회로패턴이 형성된다.
다음에, 본 발명을 구체화한 일실시예를 도면에 따라 설명을 한다.
제 1 도는 하이브리드 IC형성기판(1)의 요부단면을 도시하고, 기판몸체(2)는 산화알루미늄, 질화알루미늄, 질화규소 또는 탄화규소, 기타로 산화베리륨, 유리, 법낭 기판등 산화 지르코늄 등으로 되며, 그 상면에는 유지막(3)이 형성되어 있다. 유지막(3)은 본 실시예에서는 아크릴수지로 이루어지며, 일정한 두께로 되도록 기판몸체(2)의 상면을 피복하고 있다. 또한, 이 아크릴수지로 되는 유지막(3)의 형성방법은 본 실시예에서는 스핀코터 등을 이용하여 수지를 도포하여 건조시켜서 형성하였으나, 수지를 안개상태로 하여 그것을 기판몸체(2)위에 뿜어주어 형성하거나 아크릴 수지액 중에 기판몸체(2)를 넣어서 형성하거나 하는 등, 요는 기판몸체(2)위에 아크릴 수지의 막이 형성되는 것이라면 어떤 방법으로 실시하여도 좋다. 이때, 아크릴 수지의 막두께는 형성되는 회로패턴의 정도에 깊게 관계를 하므로 적당히 제어되지 않으면 아니된다.
다음에, 회로요소 형성물로서의 금(Au)유기물 함유의 페스트(엔겔드사제)를 녹인 α-테루피네올을 잉크액(4)으로서 준비한다. 그래서, 그 잉크액(4)을 제 2 도에 도시하는 바와같이 기판몸체(2)의 상면에 유지막(3)을 형성하여서 되는 하이브리드 IC기판(이하, 단지 기판이라 함)(1)에 떨어뜨린다.
잉크액(4)이 기판(1)의 유지막(3)위에 떨어지면. 유지막(3)은 아크릴 수지로 이루어지므로서 잉크액(4)의 용액은 α-텔피네올에 대해서 용해하는 성질을 갖고 제 2 도에 도시하는 바와같이 기판몸체(2)의 상면까지 상기 잉크액(4)을 침투시켜 그 상태 수평방향으로 퍼지는 일이 없이 유지한다.
또한, 이 잉크액(4)의 수평 방향으로의 퍼짐의 억제 및 침투는 부착시키는 잉크량 및 유지막(3)의 두께에 따라 결정되고, 그 퍼짐의 억제 및 기판몸체(2)에 도달시키기 위한 가장 적합한 액량과 유지막(3)의 두께는 미리 설정되어 있다. 이때, 히터에서 기판몸체(2)를 적당한 온도로 가열 유지시켜 두므로서, 잉크액(4)의 용매는 신속히 증발하여 동일 잉크액(4)의 퍼짐은 완전히 방지된다.
그래서, 다음에 기판(1)을 소성로(IR로)로 소성한다. 이 소성으로 기판몸체(2)에 형성한 유지막(3)은 소실됨과 동시에, 잉크액(4)은 분해하여 잉크액중의 금(Au)이 남아 금속막(5)으로서 기판몸체(2)위에 금에 의한 회로패턴이 형성된다.
따라서, 이 하이브리드 IC기판(1)위에 잉크액(4)으로서 미리 정해진 회로패턴을 묘화하여, 소성하면 동기판(1)위에 그 그린 패턴대로의 금속막(5)으로 되는 회로 패턴이 형성되게 된다.
이와같이, 본 실시예에 의하면 아크릴 수지로 되는 유지막(3)을 형성한 기판(1)과 금(Au)유기물 함유의 페스트를 α-테르피네올에 용해시킨 잉크액(4)을 사용하므로서, 종래의 스크린 인쇄법에 의한 회로형성에 비해서 매우 간단하게 회로패턴이 형성된다. 더욱이, 묘화하고 싶은 부분에만 잉크액(4)이 사용되므로서 잉크액(4)의 헛된 소비는 전혀 없다.
더욱이, 잉크액(4)의 유지성이 매우 뛰어나므로, 기판몸체(2)의 표면의 凹凸, 및, 휘어짐, 꾸불꾸불함은 패턴 형성에 있어서 하등의 지장을 초래하지 않으므로 신뢰성이 높은 하이브리드 IC의 제조가 가능해진다.
또한, 상기하는 바와같은 특성을 갖는 하이브리드 IC기판(1)은 유지막(3)의 재질과 잉크액(4)의 조성을 적법하게 선택하므로서도 가능하다.
잉크액(4)을 금(Au)유기를 함유의 페스트(엔겔 할드 사제)를 용해시킨 크로로포름 용액으로 하여, 유지막(3)을 용매인 크로로포름에 대해서 용해해서 기판몸체(2)의 상면까지 동 잉크액(4)을 침투시켜 그 상태를 유지하는 아크릴 수지로서 실시하여도 동일한 효과를 얻을 수가 있다.
또한, 잉크액(4)을 금(Au)유기물 함유의 페이스트(엔겔 할드 사제)를 용해시킨 톨루엔 용액으로 하고, 유지막(3)을 용매인 톨루엔에 대해서 용해되어서 기판몸체(2)의 상면까지 동 잉크액(4)을 침투시켜서 그 상태를 유지하는 아크릴 수지 또는 폴리비닐브티럴(PVB)로서 실시하여도 동일한 효과를 얻을 수가 있다.
또한, 잉크액(4)을 금(Au)유기물 함유의 페이스트(노리타케 캄파니 리미티드제)를 용해시킴 WA-OIL용액(노리타케 캄파니 리미티드제) 또는 브틸 카르도올 아세테이트(BCA)용액으로 하여, 유지막(3)을 용매인 WA-OIL 또는 브틸카르도올 아세테이트에 대해서 용해되어서 기판몸체(2)의 상면까지 동 잉크액(4)을 침투시켜 그 상태를 유지하는 아크릴수지 또는 폴리비닐브틸릴(PVB)로서 실시하여도 동일한 효과를 얻을 수가 있다.
또한, 잉크액(4)을 수용성 금속 유기물을 용해해서 되는 수용액으로 하여, 유지막(3)을 그 물에 대해서 용해되어서 기판몸체(2)의 상면까지 동 잉크액(4)을 침투시켜 그 상태를 유지하는 폴리비닐알콜로서 실시하여도 상기한 바와같은 효과를 얻을 수가 있다.
또다시, 유지막(3)은 회로요소 형성물을 포함하는 용액을 그 부착위치에 있어서 침투시켜서 유지하는 것이면 되고, 제 3 도에 도시하는 바와같이 무수의 공(6)을 형성하여 그 공(6)내에 침투 유지시킬 수 있는 유지막(3)이라도 좋다. 이 경우, 공(6)의 지름은 잉크액(4)이 같을 공(6)에 침투하는 크기면 족하고, 또한, 공(6)의 밀도는 잉크액(4)의 량 및 형성하는 막(5)의 두께에 의해 결정되므로 적의하게 선택하여 실시하된다.
또다시, 유지막(3)을 아크릴수지 이외의 액체 흡수 폴리머로 실시하여도 좋다. 이 경우, 회로요소 형성물을 포함하는 용액은 그 부착 위치에 있어서 흡수 유지되게 되며, 상기한 바와같은 효과를 얻을 수가 있다.
또한, 상기 실시예에서는 회로요소 형성물을 Au로 하여 실시하였으나, 이것을 Ag, Ag/Pd, Ag/Pt, Cu, W, Pt등의 각종 도체재료물질, 저항체 재료물질, 유전체 재료물질에 대신하여 실시하여도 좋다.
다음으로, 상기하는 바와같이 구성된 하이브리드 IC기판(1)을 사용해서 회로패턴을 형성하는 장치에 대해서 설명을 한다.
제 4 도는 회로패턴 형성장치(11)의 개략을 도시하고, 같은 장치(11)의 테이블(12)에 설치된 기틀(13)위에는 좌우방향(X축 방향)으로 이동이 가능한 X방향 이동틀(14)이 배치되어 있다. X방향 이동틀(14)은 상기 기틀(13)의 좌측면에 설치가된 X방향 구동용 스텝핑 모터 MX의 구동축에 구동연결된 볼너트가 맞물리고 있다. 그래서, X방향 구동용 스텝핑 모터 MX가 정역회전 하므로서, X방향 이동틀(14)은 좌우방향, 즉, X축 방향으로 이동이 되게 되다.
상기 X방향 이동틀(14)의 상면에는 전후방향(Y축 방향)으로 습동이 가능하게 Y방향 이동틀(15)이 배치되어 있다. 그 Y방향 이동틀(15)은 상기 X방향 이동틀(14)의 전면에 설치된 Y방향 구동용 스텝핑 모터 My의 구동축에 구동연결된 볼너트(16)가 맞물리고 있다. 그래서, Y방향 구동용 스텝핑 모터 My가 정역회전하므로서, Y방향 이동틀(15)은 전후방향, 즉 Y축 방향으로 이동되게 된다.
상기한 Y방향 이동틀(15)의 상면에 형성된 凹부(17)에는 제 5 도에 도시하는 바와같이 동 이동틀(15)의 상면과 면이 고르게 되도록 알루미제에 의해 되는 고정틀(18)이 감입되어, 그 고정틀(18)의 상면에 상기 기판(1)이 재치 고정되도록 되어 있다.
또한 고정틀(18)의 이면에는 히터(19)가 설치되어 동 고정틀(18)을 거쳐서 상기 기판(1)을 적당한 온도로 유지하도록 하고 있다.
테이블(12)의 후측에는 L형으로 굴곡형성시켜서 전방으로 신장한 암(20)이 설치되고, 그 선단에는 회로패턴 묘화용의 잉크액(용질을 금(Au)유기물 함유의 페이스트(엔겔할드 사제)로 하여, 용매를 α-테르피네올로 한 잉크액)(4)을 저류하는 탱크(21)를 구비한 액적토출기(22)가 상방위치에 있어서 상기 고정틀(18)과 서로 대향하도록 설치되어 있다. 액적토출기(22)는 후기하는 제어장치로부터의 제어신호에 의거하여 작동하여 탱크(21)에서 보내오는 잉크액(4)을 고정틀(18)에 재치된 상기 기판(1)위에 토출된다.
따라서, 상기 X방향 및 Y방향 구동용 스텝핑모터 Mx, My를 구동제어함과 동시에, 액적토출기(22)를 작동시키므로서, 기판(1)의 상면에는 상기 잉크액(4)에 의한 회로패턴의 묘화가 가능해진다.
회로패턴 형성장치(11)의 전면에는 조작패널(23)이 실치되고, 그 패널(23)위의 키보드(24)를 조작하므로서, 상기 모터 Mx, My 및 액적토출기(22)를 구동시켜서 기판(1)의 상면에 회로패턴의 묘화를 실행시키도록 되어 있다.
다음으로, 상기 모터 Mx, My 및 액적토출기(22)를 구동제어 하는 전기적 구성을 설명한다.
제 6 도에 있어서, 상기 조작패널(23)에 내장된 마이크로컴퓨터(31)는 중앙연산처리장치(이하, CPU라함)(32), 제어 프로그램을 기억한 독출 전용의 메모리(ROM)로 되는 프로그램 메모리(33), 및 CPU(32)의 연산처리 결과 및 회로패턴 데이타 등이 기억되는 독출 및 고쳐 쓸수가 있는 메모리(RAM)로 되는 작업용 메모리(34)로 구성이 되고, CPU(32)는 상기 제어 프로그램에 따라서 연산처리 동작을 실행한다.
CPU(32)는 외부장치로서의 CAD시스템(35)에서 전송되어 오는 좌표 데이타를 입력하여, 상기 작업용 메모리(34)의 소정의 기억영역에 기억한다. 이 좌표 데이타를 기초로 상기 기판(1)에 회로패턴을 상기 액적토출기(22)에서 묘화시키기 위한 데이타, 즉, 상기 X방향구동용 스텝핑모터 Mx, Y방향 구동용 스텝핑모터 My의 회전방향과 그 회동량, 및 액적토출기(22)의 작동 타이밍의 데이타인 회로패턴 데이타가 본 작성장치내에서의 연산처리에 의해 작성된다.
CPU(32)는 이 패턴 데이타에 의거하여 모터 구동회로(36), (37)를 거쳐서 상기 X방향 및 Y방향 구동용 스텝핑 모터 Mx, My를 구동제어함과 동시에, 토출기 구동회로(38)를 거쳐서 상기 액적토출기(22)를 작동제어한다. 또한, CPU(32)로의 실행처리 지령은 키보드(24)위의 키조작에 의해 이루어진다.
다음으로, 작업자는 기판(1)을 고정틀(18)의 소정의 위치로 재치 고정한후, 키보드(24)위의 스타트 키를 조작하다. 스타트 키의 온 신호에 응답하여 CPU(32)는 작업용 메모리(34)로부터 연산처리의 결과 작성된 회로패턴 데이타를 독출하여, 동 데이타에 의거하여 X 및 Y방향 구동용 스텝핑모터 Mx, My를 구동제어함과 동시에, 액적토출기(22)를 작동제어 한다.
따라서, 고정틀(18)위의 기판(1)은 액적토출기(22)에 대해서 동 토출기(22)가 상기 회로패턴을 그릴수가 있도록 X 및 Y방향으로 상대 이동하여, 그 이동중에 있어서 액적토출기(22)가 잉크액(4)을 토출하게 되어, CAD시스템(35)에서 작성된 그대로의 패턴이 동기판(1)에 묘화되게 된다.
그래서, 잉크액(4)이 기판(1)의 유지막(3)위에 떨어지면, 유지막(3)은 그 토출위치에 있어서 기판몸체(2)의 상면까지 동 잉크액(4)을 침투시켜 그 상태를 수평방향으로 퍼지는 일이 없이 유지한다.
이때, 히터에서 기판몸체(2)가 데워져 있으므로서, 잉크액(4)의 용매는 빠르게 증발하여 동잉크액(4)의 퍼짐은 완전히 방지된다.
1개의 패턴이 형성되면, 회로요소 형성물이 다른 잉크액(4)에 대신하여 그 앞에 묘화한 패턴위에 다음의 새로운 패턴의 묘화를 상기와 같이 한다. 그래서, 전 패턴이 기판(1)위에 묘화되면, 이 기판(1)을 소성로로 소성한다. 이 소성으로 기판몸체(2)에 형성한 유지막(3)은 소실이 됨과 함께, 잉크액(4)은 분해되어 잉크액중에 회로요소 형성물이 남아 그것이 막(5)으로 되어 기판몸체(2)위에 형성이 되고, 하이브리드 IC용의 회로패턴이 완성된다.
이와같이, 본 실시예에서는 CAD시스템 등에 의해 미리 작성한 회로패턴에 의거하여 본 형성장치(11)를 작동시킬 뿐이며, 간단하게 기판(1)위에 회로패턴을 묘화할 수가 있다.
따라서, 기판(1)위에 직접 패턴을 형성할 수가 있으므로, 종래의 스크린 인쇄방법과 같이 스크린 마스크의 필요가 없어지며, 마스크 제작에 걸려있던 많은 비용 및 시간을 해소할수가 있음과 동시에, 패턴의 고속묘화가 가능하며, 또한, 보다 고도의 자동화를 도모할 수가 있다.
또한, 액적토출기(22)에서 잉크액(4)을 미소적으로하여 사용하기 때문에, 매우 미세한 패턴을 형성할 수가 있다. 또다시, 필요한 량만의 잉크액(4)이 사용이 되지 아니하므로, 스크린 인쇄방법에 비해서 대폭적인 코스트다운을 도모할 수가 있다. 더욱이, 묘화패턴의 재현성이 뛰어난 점에서, 예를들면 회로요소 형성물을 저항체 재료물질로한 경우에 있어서 저항치의 불균형이 매우 적어져, 소성후의 트리밍 등의 작업 공정이 없어진다.
더욱 한층, 스크린 인쇄방법과 같이 스크린메슈에 의해 생기는 패턴표면의 凸凹는 없고 저 노이즈 회로를 작성할 수가 있다. 더욱이, 묘화되는 막(5)은 핀홀이 없기 때문에, 스크린 인쇄방법과 같이 핀홀 발생 방지를 위해서 동일한 패턴을 같은 위치에 복수회 묘화할 필요가 없다.
또한, 본 발명은 상기 실시예에 한정되는 것은 아니고, 예를들면 제 7 도에 도시하는 작성장치(11)에 있어서, Y방향으로 이동이 가능한 이동암(40)에 Y방향과 직교하는 X방향으로 이동이 가능하게 액적토출기(22)를 설치하여, 기판(1)에 대해서 액적토출기(22)를 상대 이동시켜서 회로패턴을 묘화하여도 좋다. 이 경우, 상기 실시예와 같이 기판(1)을 이동시키는데에 비해 액적토출기(22)의 쪽이 용이하게 이동시킬 수가 있으므로, 회로패턴의 묘화에 대해서 보다 고속화를 도모할 수가 있다.
또한, 상기 실시예에서는 액적토출기(22)에 탱크(21)를 구비하고 있었으나, 제 7 도에 도시하는 바와같은 탱크(21)를 별도의 위치로 두어, 그 탱크(21)내의 잉크액(4)을 튜브(21a)를 거쳐서 공급하도록 하여도 좋다.
또한, 상기 실시예에서는 액적토출기(22)를 특히 한정하고 있지 않으나, 요는 잉크젯트 방식의 프린터에 사용되는 잉크젯트 헤드와 동일한 것이면 되고, 예를들면 피에죠식 잉크젯트 헤드, 열잉크 젯트헤드 등, 적합하게 선택하여 실시하여도 좋다.
또다시, 상기 실시예에서는 CAD시스템(35)이 설계한 회로패턴에 의거하여 좌표 데이타를 직접 입력하여 행했으나, 제 8 도에 도시하는 바와같이 중간에 제어용 컴퓨터(41)를 두고, 데이타를 일괄하여 이 컴퓨터(41)로 접수하여, 다음에 차례로 본 장치(11)에 데이타를 송출하므로서, CAD시스템(35)의 점유시간을 단축할 수 있고, 더욱 또 수종의 프린트 패턴을 자동적으로 그릴 수가 있게 된다. 또한, 패턴 데이타를 플롭피 등의 외부 데이타 기록장치에 미리 기억하여 두고, 그 플롭피에서 패턴데이타를 독출하여 실시하여도 좋은 것은 물론이다.
또한, 상기 각 실시예의 형성장치(11)는 액적토출기(22)를 1개 구비한 것이었으나, 제 9 도 및 제 10 도에 도시하는 바와같이, 복수개의 액적토출기(22), 예를들면 도체, 저항체, 유전체 등의 회로요소 형성물을 포함하는 잉크액용의 액적토출기(22)를 각각 암(20) 또는 이동아암(40)에 설치한다. 그래서, 이것을 적합하게 선택하여 패턴을 묘화하면, 일일히 액적토출기(22)를 교환할 필요가 없이 연속하여 다음의 패턴을 그 기판(1)위에 형성할 수 있고, 보다 단시간에 패턴을 만들수가 있다. 또한, 제 9도에 있어서 암(20)에 각각 탱크(21)를 설치하였으나, 이것을 제 10 도에 도시하는 바와같이 탱크(21)를 별도의 위치에 설치해 각 잉크액(4)을 튜브(21a)를 거쳐서 대응하는 액적토출기(22)에 공급시키도록 하여도 좋다.
이상으로 상세히 기술한 바와같이, 제 1의 발명에 의하면 종래 방법과는 전혀 다른 방법으로 기판위에 회로패턴을 작성할 수가 있고, 제 2의 발명에 의하면 매우 염가로 또한 단시간에 정도 놓은 회로패턴을 형성할 수가 있다.

Claims (16)

  1. 회로요소 형성물을 포함하는 용액에 대해서 그 부착위치에 있어서 동일 용액을 침투시켜서 유지하는 유지막을 기판몸체에 피막한 하이브리드 IC기판.
  2. 제 1 항에 있어서, 유지막은 아크릴수지로 되는 막인 하이브리드 IC기판
  3. 제 1 항에 있어서, 유지막은 폴리비닐브티럴(PVB)로 되는 막인 하이브리드 IC기판.
  4. 제 1 항에 있어서, 회로요소 형성물을 포함하는 용액은 용질을 유기용재 용해성 금속 유기물로 하고, 그 용매를 α-테르피네올로한 하이브리드 IC기판.
  5. 제 1 항에 있어서, 회로요소 형성물을 포함하는 용액은 용질을 유기용재 용해성 금속 유기물로 하여, 그 용매를 크로로포름으로 한 하이브리드 IC기판.
  6. 제 1 항에 있어서, 회로요소 형성물을 포함하는 용액은 용질을 수용성 금속유기물로 하여, 용매를 물로한 것이며, 한편, 유지막은 폴리비닐알콜(PVA)로 되는 막인 하이브리드 IC기판.
  7. 제 1 항에 있어서, 유지막은 무수의 공이 형성된 막으로서, 그 공내에 회로요소 형성물을 포함하는 용액을 침투 유지하는 하이브리드 IC기판.
  8. 제 1 항에 있어서, 유지막은 액체흡수 폴리머에서 형성된 막체로서, 회로요소 형성물을 포함하는 용액을 흡수 유지하는 것인 하이브리드 IC기판.
  9. 회로요소 형성물을 포함하는 용액에 대해서 그 부착되는 위치에 있어서 동일용액을 침투시켜서 유지하는 유지막을 그 표면에 피막하여서 형성되는 하이브리드 IC기판위에 동일 용액으로 미리 결정한 패턴을 묘화하여, 그 유지막 위에 부착한 상기 용액이 기판위에 침투한후, 하이브리드 IC기판을 소성하여 상기 용액에 함유하여서 이루어지는 회로요소 형성물로 형성되는 막을 하이브리드 IC기판위에 형성시키도록 한 회로패턴 형성방법.
  10. 제 9 항에 있어서, 유지막은 아크릴수지로 이루어지는 막인 회로패턴 형성방법.
  11. 제 9 항에 있어서, 유지막은 폴리비닐브틸럴(PVB)로 이루어지는 막인 회로패턴 형성방법.
  12. 제 9 항에 있어서, 회로요소 형성물을 포함하는 용액은 용질을 유지용제 용해성 금속유기물로 하여, 그 용매를 α-테르피네올로한 회로패턴 형성방법.
  13. 제 9 항에 있어서, 회로요소 형성물을 포함하는 용액은 용질을 유기용제 용해성 금속유기물로 하여, 그 용매를 크로로포름으로 한 회로패턴 형성방법.
  14. 제 9 항에 있어서, 회로요소 형성물을 포함하는 용매는 용질을 수용성 금속유기물로 하여, 용매를 물로한 것이며, 한편, 유지막은 폴리비닐알콜로 되는 막인 회로패턴 형성방법.
  15. 제 9 항에 있어서, 유지막은 무수의 공이 형성된 막으로서, 그 공내에 회로요소 형성물을 포함하는 용액을 침투유지하는 회로패턴 형성방법.
  16. 제 9 항에 있어서, 유지막은 액체흡수 폴리머로서 형성된 막체로서, 회로요소 형성물을 포함하는 용액을 흡수 유지하는 것인 회로패턴 형성방법.
KR1019870007081A 1986-07-05 1987-07-03 하이브리드 ic기판과 회로패턴 형성방법 KR900003847B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP86-158185 1986-07-05
JP61158185A JPH0797696B2 (ja) 1986-07-05 1986-07-05 ハイブリツドｉｃ基板と回路パタ−ン形成方法
JP158185 1986-07-05

Publications (2)

Publication Number Publication Date
KR880002414A KR880002414A (ko) 1988-04-30
KR900003847B1 true KR900003847B1 (ko) 1990-06-02

Family

ID=15666125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870007081A KR900003847B1 (ko) 1986-07-05 1987-07-03 하이브리드 ic기판과 회로패턴 형성방법

Country Status (4)

Country Link
US (2) US4891242A (ko)
EP (1) EP0252451A3 (ko)
JP (1) JPH0797696B2 (ko)
KR (1) KR900003847B1 (ko)

Families Citing this family (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0797696B2 (ja) * 1986-07-05 1995-10-18 株式会社豊田自動織機製作所 ハイブリツドｉｃ基板と回路パタ−ン形成方法
JPH0268807A (ja) * 1988-09-05 1990-03-08 Copal Co Ltd 厚膜ハイブリッドｉｃの電極形成用ペーストおよび厚膜ハイブリッドｉｃ
JPH0272506A (ja) * 1988-09-06 1990-03-12 Copal Co Ltd 厚膜ハイブリッドｉｃの電極形成用ペーストおよび厚膜ハイブリッドｉｃ
JP2740358B2 (ja) * 1991-02-04 1998-04-15 シャープ株式会社 パターン設計用ｃａｄ装置
JPH06996A (ja) * 1992-06-19 1994-01-11 Hitachi Koki Co Ltd 液滴吐出器
US5560543A (en) * 1994-09-19 1996-10-01 Board Of Regents, The University Of Texas System Heat-resistant broad-bandwidth liquid droplet generators
JP3241251B2 (ja) 1994-12-16 2001-12-25 キヤノン株式会社 電子放出素子の製造方法及び電子源基板の製造方法
US6153038A (en) * 1996-03-12 2000-11-28 3M Innovative Properties Company Method for transferring an image from a first medium to a second medium at ambient temperature
US6013982A (en) * 1996-12-23 2000-01-11 The Trustees Of Princeton University Multicolor display devices
JP3585244B2 (ja) * 1997-02-20 2004-11-04 パレレック，インコーポレイテッド 導電体製造のための低温方法および組成物
US6379745B1 (en) 1997-02-20 2002-04-30 Parelec, Inc. Low temperature method and compositions for producing electrical conductors
US6462976B1 (en) 1997-02-21 2002-10-08 University Of Arkansas Conversion of electrical energy from one form to another, and its management through multichip module structures
US6316100B1 (en) * 1997-02-24 2001-11-13 Superior Micropowders Llc Nickel powders, methods for producing powders and devices fabricated from same
US6338809B1 (en) * 1997-02-24 2002-01-15 Superior Micropowders Llc Aerosol method and apparatus, particulate products, and electronic devices made therefrom
JP3352385B2 (ja) 1997-03-21 2002-12-03 キヤノン株式会社 電子源基板およびそれを用いた電子装置の製造方法
US7169272B2 (en) * 1997-04-30 2007-01-30 Board Of Trustees Of The University Of Arkansas Microfabricated recessed disk microelectrodes: characterization in static and convective solutions
US7144486B1 (en) 1997-04-30 2006-12-05 Board Of Trustees Of The University Of Arkansas Multilayer microcavity devices and methods
WO1999019900A2 (en) 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
JP4003273B2 (ja) 1998-01-19 2007-11-07 セイコーエプソン株式会社 パターン形成方法および基板製造装置
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
US6287068B1 (en) 1998-12-21 2001-09-11 Micron Technology, Inc. Self-aligning tray carrier apparatus with tilt feature
US6417484B1 (en) 1998-12-21 2002-07-09 Micron Electronics, Inc. Laser marking system for dice carried in trays and method of operation
US6241459B1 (en) 1998-12-21 2001-06-05 Micron Electronics, Inc. Shuttle assembly for tray handling
US6904671B1 (en) * 1999-05-07 2005-06-14 Micron Technology, Inc. Integrated circuit chip handling apparatus and method
CN100375310C (zh) * 1999-12-21 2008-03-12 造型逻辑有限公司 喷墨制作的集成电路
JP2001267725A (ja) * 2000-03-16 2001-09-28 Matsushita Electric Ind Co Ltd セラミック厚膜印刷回路基板の製造方法
GB2360489A (en) 2000-03-23 2001-09-26 Seiko Epson Corp Deposition of soluble materials
US6528760B1 (en) 2000-07-14 2003-03-04 Micron Technology, Inc. Apparatus and method using rotational indexing for laser marking IC packages carried in trays
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
US7456028B2 (en) 2000-10-16 2008-11-25 Board Of Trustees Of The University Of Arkansas, N.A. Electrochemical method for detecting water born pathogens
US7348183B2 (en) * 2000-10-16 2008-03-25 Board Of Trustees Of The University Of Arkansas Self-contained microelectrochemical bioassay platforms and methods
US6887714B2 (en) 2000-10-16 2005-05-03 Board Of Trustees Of The University Of Arkansas, N.A. Microvolume immunoabsorbant assays with amplified electrochemical detection
US6510356B2 (en) * 2001-04-02 2003-01-21 Hewlett-Packard Company Method and apparatus for programming a paste dispensing machine
CN1310259C (zh) * 2001-04-20 2007-04-11 松下电器产业株式会社 电子元件的制造方法及其制造用材料
US8178188B2 (en) * 2001-04-20 2012-05-15 Panasonic Corporation Base layer for manufacturing an electronic component by an etching process
JP2003115650A (ja) * 2001-10-03 2003-04-18 Yazaki Corp 回路体の製造方法および製造装置
US6951666B2 (en) * 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
US7629017B2 (en) * 2001-10-05 2009-12-08 Cabot Corporation Methods for the deposition of conductive electronic features
US20060159838A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Controlling ink migration during the formation of printable electronic features
US7524528B2 (en) * 2001-10-05 2009-04-28 Cabot Corporation Precursor compositions and methods for the deposition of passive electrical components on a substrate
US7732002B2 (en) * 2001-10-19 2010-06-08 Cabot Corporation Method for the fabrication of conductive electronic features
JP4039035B2 (ja) * 2001-10-31 2008-01-30 セイコーエプソン株式会社 線パターンの形成方法、線パターン、電気光学装置、電子機器、非接触型カード媒体
US7553512B2 (en) * 2001-11-02 2009-06-30 Cabot Corporation Method for fabricating an inorganic resistor
US20030157259A1 (en) * 2002-02-20 2003-08-21 Mehrotra Arun K. Processes for coating superconducting films on devices
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
JP3580308B2 (ja) * 2002-04-19 2004-10-20 セイコーエプソン株式会社 デバイスの製造方法、デバイス及び電子機器
JP4068883B2 (ja) * 2002-04-22 2008-03-26 セイコーエプソン株式会社 導電膜配線の形成方法、膜構造体の製造方法、電気光学装置の製造方法、及び電子機器の製造方法
US20030230323A1 (en) * 2002-06-14 2003-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for improving scrubber cleaning
KR100480826B1 (ko) * 2002-12-11 2005-04-07 엘지.필립스 엘시디 주식회사 액정표시장치의 배향막 형성장치
JP4055570B2 (ja) * 2002-12-19 2008-03-05 セイコーエプソン株式会社 液滴吐出装置
JP4848617B2 (ja) * 2004-02-02 2011-12-28 セイコーエプソン株式会社 回路基板の製造方法、回路基板、薄膜トランジスタ、電気光学装置、電子機器
US7533361B2 (en) * 2005-01-14 2009-05-12 Cabot Corporation System and process for manufacturing custom electronics by combining traditional electronics with printable electronics
WO2006076606A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Optimized multi-layer printing of electronics and displays
US20060190917A1 (en) * 2005-01-14 2006-08-24 Cabot Corporation System and process for manufacturing application specific printable circuits (ASPC'S) and other custom electronic devices
US8167393B2 (en) * 2005-01-14 2012-05-01 Cabot Corporation Printable electronic features on non-uniform substrate and processes for making same
WO2006076615A1 (en) * 2005-01-14 2006-07-20 Cabot Corporation Ink-jet printing of compositionally no-uniform features
US20060189113A1 (en) * 2005-01-14 2006-08-24 Cabot Corporation Metal nanoparticle compositions
WO2006076603A2 (en) * 2005-01-14 2006-07-20 Cabot Corporation Printable electrical conductors
US7824466B2 (en) 2005-01-14 2010-11-02 Cabot Corporation Production of metal nanoparticles
RU2405679C2 (ru) * 2005-01-14 2010-12-10 Кабот Корпорейшн Защитный признак, его использование и способы изготовления
US8383014B2 (en) 2010-06-15 2013-02-26 Cabot Corporation Metal nanoparticle compositions
KR100649445B1 (ko) * 2005-10-17 2006-11-27 삼성전기주식회사 배선형성 방법 및 장치
JP2009088460A (ja) * 2007-09-28 2009-04-23 Samsung Electro-Mechanics Co Ltd 回路パターン形成方法
EP2478752A1 (de) * 2009-09-14 2012-07-25 Felix Schoeller Jr. Foto- Und Spezialpapiere GmbH & Co. KG Substrat für elektronische schaltungen
KR20120052043A (ko) * 2010-11-15 2012-05-23 삼성전자주식회사 잉크젯 프린트용 기판의 표면 개질 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57132393A (en) * 1981-02-09 1982-08-16 Tokyo Shibaura Electric Co Method of producing electric circuit board
GB2098807B (en) * 1981-05-16 1985-07-24 Ferranti Ltd Method of making circuit elements in a film
US4407860A (en) * 1981-06-30 1983-10-04 International Business Machines Corporation Process for producing an improved quality electrolessly deposited nickel layer
JPS60219791A (ja) * 1984-04-16 1985-11-02 松下電器産業株式会社 厚膜回路の形成装置
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
DE3437072A1 (de) * 1984-10-09 1986-04-10 Dieter Prof. Dr. Linz Bäuerle Verfahren zur herstellung von leiterbahnen und/oder elektroden auf dielektrischem material
US4667401A (en) * 1985-11-26 1987-05-26 Clements James R Method of making an electronic device using an uniaxial conductive adhesive
JPH0797696B2 (ja) * 1986-07-05 1995-10-18 株式会社豊田自動織機製作所 ハイブリツドｉｃ基板と回路パタ−ン形成方法
JP2852245B2 (ja) * 1996-06-18 1999-01-27 静岡日本電気株式会社 無線選択呼出受信機

Also Published As

Publication number Publication date
KR880002414A (ko) 1988-04-30
EP0252451A3 (en) 1988-12-14
US4891242A (en) 1990-01-02
JPH0797696B2 (ja) 1995-10-18
JPS6314491A (ja) 1988-01-21
US5064711A (en) 1991-11-12
EP0252451A2 (en) 1988-01-13

Similar Documents

Publication Publication Date Title
KR900003847B1 (ko) 하이브리드 ic기판과 회로패턴 형성방법
JPH0494592A (ja) プリント配線板におけるスルーホールに対する充填材の充填方法
CA1289006C (en) Computer aided printer-etcher
US20070014974A1 (en) Method and system for creating fine lines using ink jet technology
US5493969A (en) Screen printing apparatus and screen printing method
JPS6043894A (ja) 厚膜回路の形成方法
JP2004064039A (ja) パターン形成方法及びパターン形成装置
CN100522643C (zh) 印刷有机金属化合物以形成导电迹线
CN102573314B (zh) 导体形成方法
JPH1044371A (ja) スクリーン印刷におけるスキージ機構及びスキージ方法
JP2007005429A (ja) 回路パターン形成方法および装置
KR920004038B1 (ko) 후막형성방법
JP4370151B2 (ja) 配線補修方法および配線補修装置
JPS6395697A (ja) ハイブリツドｉｃ基板の回路パタ−ン形成液及びその製造方法
JP4505191B2 (ja) 電子回路基板の製造装置
JP3282869B2 (ja) 導体印刷方法及び導体印刷機
KR20080048940A (ko) 패턴 형성 방법, 액적 토출 장치 및 회로 기판
JP5349836B2 (ja) 描画方法及び描画装置
KR101091684B1 (ko) 직물형 회로기판 제조장치 및 그 제조방법
KR102280906B1 (ko) 스크린 프린터
JP3392884B2 (ja) 印刷機とそのスクリーン印刷用マスクのクリーニング方法
JPH0918116A (ja) 回路基板作成装置
JP2003523070A (ja) 薄層構造物の製造方法及び製造装置
JP2778817B2 (ja) 厚膜印刷回路用基板の製造方法および製造装置
JP2005183542A (ja) プリント配線板のはんだコーティング方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee